統合スキーム作成者大型集積回路を構築する原理

記事の内容

集積回路（IP）、小型板（結晶質、または「チップ」）半導体材料、通常はコントロールするために使用されるシリコン上に形成されたマイクロ電子図。電気ショックそしてその利得。典型的なIPは、結晶の表層に作られたトランジスタ、抵抗器、コンデンサ、およびダイオードなどの複数の相互接続されたマイクロ電子部品からなる。シリコン結晶寸法は、約1.3±1.3mmから13°13 mmの範囲である。集積回路の分野における進歩は、大型および超高集積回路（BISおよびSBI）の技術の開発をもたらした。これらのテクノロジにより、それぞれが多くのスキームを含むIPを受け取ることができます。1チップで、100万人以上のコンポーネントをカウントすることができます。

統合されたスキームは、シャーシに取り付けられた個々のコンポーネントから収集されたそれらの前任者にわたって多くの利点を持ちます。存在しますサイズが小さい、より高い速度と信頼性。さらに、振動、湿気、老化の影響によって引き起こされる故障の安価ではない。

半導体の特別な特性により、電子回路の小型化が可能でした。半導体は、ガラスとしての誘電体よりもはるかに大きな導電性（導電率）を有するが、例えば銅、例えば銅よりも著しく低い材料である。このような半導体材料の結晶格子には、シリコンのように、室温では、有意な導電性を確保するために自由電子が少なすぎる。したがって、純粋な半導体は低い導電性を有する。しかしながら、適切な不純物のシリコンへの導入はその導電性を増大させる。

合金化不純物を2つの方法でシリコンに注入する。強いドーピングのために、または投与される不純物の量の正確な調節が任意である場合、通常拡散法を使用する。リンまたはホウ素の拡散は、原則として、1000~1150℃の間の温度で30分から数時間の間の温度でドーピング不純物の雰囲気中で行われる。イオン注入により、シリコンは高速イオンの合金化不純物によって衝撃される。植え込み可能な不純物の量は数パーセントの精度で調整することができます。正確さは、トランジスタの利得が1cm 2塩基で埋め込まれた不純物原子の数に依存するので重要である。 下記参照).

製造。

一部の半導体領域を高精度に合金化する必要があるため、集積回路を最大2ヶ月占めることができる。栽培、または伸張、結晶と呼ばれるプロセス中に、最初に高純度の円筒形のシリコンブランクが得られます。このシリンダーから、プレートは厚さ、例えば0.5mmで切断される。プレートは最終的にチップと呼ばれる何百もの小片を切り取る、それぞれが後述する技術的プロセスの結果として、集積回路になる。

チップの処理プロセスは、IPの各層のマスクの製造から始まる。大規模ステンシルが行われ、約1の面積の正方形の形状が行われる。 0.1 m 2。そのようなマスクのセットには、IPのすべてのコンポーネントが含まれています：拡散レベル、相互接続レベルなど得られた全体の構造全体を結晶サイズに撮影し、ガラス板上の層に再生する。シリコンプレートの表面上に二酸化ケイ素の薄層が成長する。各プレートは感光材料（フォトレジスト）で覆われており、マスクを透過した光によって露光される。感光性コーティングの不適切な部分は溶媒によって除去され、そして二酸化ケイ素を溶解する異なる化学試薬で、後者は感光性コーティングによって保護されなくなった領域から後者をエッチングする。この基本技術プロセスのための選択肢は、2つの主要な種類のトランジスタ構造の製造において使用されている：バイポーラおよびフィールド（MOS）。

バイポーラトランジスタ

このトランジスタは型構造を有する n-P-N. それとも、ほとんど頻繁には p-N-P.。典型的には、技術的プロセスは強く合金化された材料のプレート（基板）から始まる p-タイプ。この板の表面には、弱い合金化シリコンのエピタキシャル成長薄層 n-タイプ; したがって、成長層は、基板と同じ結晶構造を有する。このレイヤーはトランジスタの能動的部分を含まなければなりません - 個々のコレクターがその中に形成されます。プレートを最初にオーブンにボロン対を有するオーブンに配置する。シリコンプレートへのホウ素の拡散はそこにのみあり、そこでその表面はエッチングで処理されている。その結果、材料から領域や窓が発生します。 n-タイプ。リン対と他のマスクとを使用して、コレクタ層との接触を形成する第2の高温プロセス。基部およびエミッタをそれぞれ導電性のホウ素およびリン拡散を行う。塩基の厚さは通常数ミクロンです。これらの小さな導電性島 n- 私。 p-typeはBで接続されています。一般的なスキーム水蒸気相から沈殿するかまたは真空中で塗布されたアルミニウム製の相互接続によって。時にはこれらの目的のために、白金と金のような貴金属が使用されます。抵抗器、コンデンサおよびインダクタなどのトランジスタおよび他の回路素子は、操作シーケンス中に拡散方法のプレートに形成され、完成した電子回路を作成することができる。

MOSトランジスタ

MOS（金属酸化物 - 半導体）が最大分布を受けた - 2つの密接に配置されたシリコンの領域からなる構造 n- 基板上に実装されたタイプ p-タイプ。シリコンの表面には、二酸化層の層が増加しており、この層の上に（地域間の） n-typeとわずかに撮影する）は、シャッターの役割を果たす局所的な金属層を形成する。 2つの領域 nソースとドレインと呼ばれる型は、それぞれ入出力のための接続要素として機能します。二酸化シリコンに設けられた窓を通して、金属接続はソースとドレインで行われます。狭い表面チャネル n-typeソースと在庫を接続します。他の場合では、チャネルはシャッタに印加される電圧の作用の下で誘導され得る。シャッターの下に位置する誘導チャンネルを有するトランジスタに正電圧が供給されると p-typeはレイヤーに変わります nシャッタに到着する信号によって、ソースからドレインへ流れるタイプ、制御され、電流、制御され、変調されます。 MOSトランジスタは非常に小さい電力を消費します。それは高い入力抵抗を有する、異なる低電流ストリーム回路と非常に低いノイズレベル。シャッタ、酸化物およびシリコンは凝縮器を形成するので、そのような装置はコンピュータメモリシステムにおいて広く使用されている（ 下記参照）。補完的またはCMOスキームでは、MOS構造は負荷として使用され、メインMOSトランジスタが非活性状態にあるときに電力を消費しない。

信頼性

集積回路の信頼性は、形状および大きさが等しい別のシリコントランジスタとほぼ同じである。理論的には、トランジスタは何千年もの間に機能することができます - 重要な要因のロケットや宇宙の機器などのそのような用途では、唯一の故障はプロジェクトの完全な失敗を意味するかもしれません。

マイクロプロセッサとミニコンピュータ。

初めて、1971年のマイクロプロセッサで公に発表されたものは、サイズ5±5mmの結晶に実装された単一のシリコンIP上のコンピュータの主な機能の大部分を実行した。統合されたスキームのおかげで、ミニコンピュータの作成 - すべての機能が1つ以上の大きな集積回路で実行される小型のコンピュータ。そのような印象的な小型化は計算コストの急激な減少をもたらした。現在入手可能なMini-Computerは、少なくとも1000ドルのパフォーマンスが劣っていません。、腕時計、テレビチャンネルのセレクタ、電子ゲーム、自動キッチン、および銀行設備、自動燃料調整ツール、および乗用車の排気ガスの中和、そして他の多くの装置の中和。グローバルな電子産業のほとんどは、売上高が150億ドルを超えていますが、一方向または別の方法は集積回路に依存します。全世界の規模で、集積回路は機器で使用されており、その合計は数十億ドルです。

コンピュータ記憶装置

電子機器では、「メモリ」という用語は通常、デジタル形式で情報を記憶するための装置を指す。多くの種類の記憶装置（メモリ）の中で、任意のサンプル（ZUPZ）、電荷タイ（CCD）および定常メモリ（ROM）を有するメモリを考える。

ZUPVでは、結晶に配置されているメモリセルへのアクセスが等しくあります。そのような装置は、セル上の1ビット、および広く使用されているタイプの電子メモリである。それぞれのチップでそれらはおよそを持っています。 15万の部品 256 kbpsの容量で利用可能（k \u003d 2 10 \u003d 1024; 256 k \u003d 262 144）。シリアルサンプルを備えたメモリデバイスでは、保存されたビットの循環は、それが閉じたコンベア上にあるので（このタイプのサンプリングがCCDで使用されます）。 CCDでは、特別な設定を表すパッケージ電荷チップから電気的に絶縁された小さな金属板を使用して、互いに小さな距離下に置くことができます。したがって、電荷（またはその不在）は、1つのセルから別のセルへの半導体装置を介してナビゲートすることができる。その結果、必要に応じて、一連のユニットとゼロ（バイナリコード）の形式で情報を記憶することができる。 CCDはSSPFとスピードで競合することはできませんが、低コストで大量の情報を処理することができ、任意のサンプルのメモリが必要ない場合に使用されます。このようなIPで行われたCOPFは揮発性であり、電源がオフになったときに記録された情報が失われます。 ROMでは、情報は中に入力されます製造プロセスそして絶えず保管してください。

新しいタイプの開発とIPは終了しません。洗浄されたプログラマブルROM（SPPU）では、もう一方のシャッターがあります。上部シャッタに電圧が印加されると、1バイナリコードに対応する電荷を購入することができ、スイッチング（リバース）電圧を切り替えると、0のバイナリコードに対応する電荷が失われる可能性があります。

集積回路
（IP）、半導体材料の小型板（結晶質、または「チップ」）上に形成されたマイクロ電子方式、通常はシリコンが、電流を制御し、それを得るために使用される。典型的なIPは、結晶の表層に作られたトランジスタ、抵抗器、コンデンサ、およびダイオードなどの複数の相互接続されたマイクロ電子部品からなる。シリコン結晶寸法は、約1.3±1.3mmから13°13 mmの範囲である。集積回路の分野における進歩は、大型および超高集積回路（BISおよびSBI）の技術の開発をもたらした。これらのテクノロジにより、それぞれが多くのスキームを含むIPを受け取ることができます。1チップで、100万人以上のコンポーネントをカウントすることができます。
もっと見る 半導体電子機器統合されたスキームは、シャーシに取り付けられた個々のコンポーネントから収集されたそれらの前任者にわたって多くの利点を持ちます。 IPには小さいサイズ、高速、信頼性が小さくなります。さらに、振動、湿気、老化の影響によって引き起こされる故障の安価ではない。半導体の特別な特性により、電子回路の小型化が可能でした。半導体は、ガラスとしての誘電体よりもはるかに大きな導電性（導電率）を有するが、例えば銅、例えば銅よりも著しく低い材料である。このような半導体材料の結晶格子には、シリコンのように、室温では、有意な導電性を確保するために自由電子が少なすぎる。したがって、純粋な半導体は低い導電性を有する。しかしながら、適切な不純物のシリコンへの導入はその導電性を増大させる。
もっと見る トランジスタ合金化不純物を2つの方法でシリコンに注入する。強いドーピングのために、または投与される不純物の量の正確な調節が任意である場合、通常拡散法を使用する。リンまたはホウ素の拡散は、原則として、1000~1150℃の間の温度で30分から数時間の間の温度でドーピング不純物の雰囲気中で行われる。イオン注入により、シリコンは高速イオンの合金化不純物によって衝撃される。植え込み可能な不純物の量は数パーセントの精度で調整することができます。場合によっては、トランジスタの利得が1cm 2塩基に埋め込まれた不純物原子の数に依存するため、場合によっては重要です（下記参照）。

製造。 一部の半導体領域を高精度に合金化する必要があるため、集積回路を最大2ヶ月占めることができる。栽培、または伸張、結晶と呼ばれるプロセス中に、最初に高純度の円筒形のシリコンブランクが得られます。このシリンダーから、プレートは厚さ、例えば0.5mmで切断される。プレートは最終的にチップと呼ばれる何百もの小片を切り取る、それぞれが後述する技術的プロセスの結果として、集積回路になる。チップの処理プロセスは、IPの各層のマスクの製造から始まる。大規模ステンシルが行われ、約1の面積の正方形の形状が行われる。 0.1 M2。そのようなマスクのセットには、IPのすべてのコンポーネントが含まれています：拡散レベル、相互接続レベルなど得られた全体の構造を結晶サイズに撮影してガラス板上に層状に再現する。シリコンプレートの表面上に二酸化ケイ素の薄層が成長する。各プレートは感光材料（フォトレジスト）で覆われており、マスクを透過した光によって露光される。感光性コーティングの不適切な部分は溶媒によって除去され、そして二酸化ケイ素を溶解する異なる化学試薬で、後者は感光性コーティングによって保護されなくなった領域から後者をエッチングする。この基本技術プロセスのための選択肢は、2つの主要な種類のトランジスタ構造の製造において使用されている：バイポーラおよびフィールド（MOS）。
バイポーラトランジスタ そのようなトランジスタは、N - P - Nを有し、またははるかに少ない頻度である。タイプP-N-P。典型的には、技術的プロセスは強い合金化されたP型材料のプレート（基板）から始まる。この板の表面には、弱い合金化シリコンn型の薄層がエピタキシャル上に成長する。したがって、成長層は、基板と同じ結晶構造を有する。このレイヤーはトランジスタの能動的部分を含まなければなりません - 個々のコレクターがその中に形成されます。プレートを最初にオーブンにボロン対を有するオーブンに配置する。シリコンプレートへのホウ素の拡散はそこにのみあり、そこでその表面はエッチングで処理されている。その結果、領域と窓はn型の材料から形成されます。リン対と他のマスクとを使用して、コレクタ層との接触を形成する第2の高温プロセス。基部およびエミッタをそれぞれ導電性のホウ素およびリン拡散を行う。塩基の厚さは通常数ミクロンです。 NおよびP型導体のこれらの小さな島は、水蒸気相から沈殿するかまたは真空中で適用されたアルミニウム製の相互接続によって一般的な方式に接続されている。時にはこれらの目的のために、白金と金のような貴金属が使用されます。抵抗器、コンデンサおよびインダクタなどのトランジスタおよび他の回路素子は、操作シーケンス中に拡散方法のプレートに形成され、完成した電子回路を作成することができる。トランジスタも参照してください。
MOSトランジスタ MOP（金属酸化物 - 半導体）は、P型基板上に実現された2つの近接系N型シリコン領域からなる最大分布である。その二酸化膜の層はシリコン表面上で増加しており、この層の上に（n型の面積とそれらをわずかに捕捉されている）は、シャッタの役割を果たす局所的な金属層を形成する。ソースおよびドレインと呼ばれる2つのN型領域は、それぞれ入出力のための接続要素として機能します。二酸化シリコンに設けられた窓を通して、金属接続はソースとドレインで行われます。 n型素材からの狭い表面チャネルはソースと在庫を接続します。他の場合では、チャネルはシャッタに印加される電圧の作用の下で誘導され得る。誘導されたチャネルを搭載したトランジスタが供給されると、P型層のシャッタの下に位置する正の電圧が供給され、シャッタに入る信号によって制御され変調された電流が流れる。ドレインへの送信元。 MOSトランジスタは非常に小さい電力を消費します。それは高い入力抵抗を有し、低流動チェーンおよび非常に低レベルのノイズによって区別される。シャッタ、酸化物およびシリコンは凝縮器を形成するので、そのような装置はコンピュータメモリシステムにおいて広く使用されている（下記参照）。補完的またはCMOスキームでは、MOS構造は負荷として使用され、メインMOSトランジスタが非活性状態にあるときに電力を消費しない。

処理が完了したら、プレートを部品に切断する。切断操作は、ダイヤモンドエッジを備えたディスクソーによって行われます。各結晶（チップ、またはIP）は、次にいくつかのタイプのうちの1つのハウジング内にある。 IPの構成要素を身体結論のフレームに接続するために、金線は25ミクロンの厚さで使用されます。より厚いフレームの結論を使用すると、ソースを機能する電子機器に接続できます。
信頼性 集積回路の信頼性は、形状および大きさが等しい別のシリコントランジスタとほぼ同じである。理論的には、トランジスタは、ロケットや宇宙の機器などのアプリケーションのための最も重要な要素の1つを確実に機能させることができます。ここで、ロケットや宇宙の機器などのアプリケーションの最も重要な要素の1つがプロジェクトの完全な失敗を意味するかもしれません。
マイクロプロセッサとミニコンピュータ。 初めて、1971年のマイクロプロセッサで公に発表されたものは、サイズ5±5mmの結晶に実装された単一のシリコンIP上のコンピュータの主な機能の大部分を実行した。統合されたスキームのおかげで、ミニコンピュータの作成 - すべての機能が1つ以上の大きな集積回路で実行される小型のコンピュータ。そのような印象的な小型化は計算コストの急激な減少をもたらした。現在のミニコンピュータの費用は1000ドル未満では、1960年代初頭に最初の非常に大規模なコンピューティングマシン、そのコストが2000万ドルに達しています。マイクロプロセッサはコミュニケーション、ポケット計算機、手首時間のための機器で使用されています、テレビチャンネルのセレクタ、電子ゲーム、自動キッチン、および銀行設備、自動燃料調整ツール、および乗用車の排気ガスの中和、そして他の多くの装置の中和。グローバルな電子産業のほとんどは、売上高が150億ドルを超えていますが、一方向または別の方法は集積回路に依存します。全世界の規模で、集積回路は機器で使用されており、その合計は数十億ドルです。
コンピュータ記憶装置 電子機器では、「メモリ」という用語は通常、デジタル形式で情報を記憶するための任意の装置を指す。多くの種類の記憶装置（メモリ）の中で、任意のサンプル（ZUPZ）、電荷タイ（CCD）および定常メモリ（ROM）を有するメモリを考える。 ZUPVでは、結晶に配置されているメモリセルへのアクセスが等しくあります。そのような装置は、セル上の1ビット、および広く使用されているタイプの電子メモリである。それぞれのチップでそれらはおよそを持っています。 15万の部品 256 kbpsの容量で利用可能です（k \u003d 210 \u003d 1024; 256 k \u003d 262 144）。シリアルサンプルを備えたメモリデバイスでは、保存されたビットの循環は、それが閉じたコンベア上にあるので（このタイプのサンプリングがCCDで使用されます）。特別な構成であるCCDでは、電荷パッケージを互いに小さな距離下に配置することができ、チップから電気的に絶縁された小さな金属板。したがって、電荷（またはその不在）は、1つのセルから別のセルへの半導体装置を介してナビゲートすることができる。その結果、必要に応じて、一連のユニットとゼロ（バイナリコード）の形式で情報を記憶することができる。 CCDはSSPFとスピードで競合することはできませんが、低コストで大量の情報を処理することができ、任意のサンプルのメモリが必要ない場合に使用されます。このようなIPで行われたCOPFは揮発性であり、電源がオフになったときに記録された情報が失われます。製造プロセス中に情報がROMに送信され、常に保持されています。新しいタイプの開発とIPは終了しません。洗浄されたプログラマブルROM（SPPU）では、もう一方のシャッターがあります。上部シャッタに電圧が印加されると、1バイナリコードに対応する電荷を購入することができ、スイッチング（リバース）電圧を切り替えると、0のバイナリコードに対応する電荷が失われる可能性があります。
もっと見る
オフィス機器と文房具。
コンピュータ ;
電子通信
情報の蓄積と検索
文献
Mezda F.統合スキーム技術とアプリケーション半導体装置の1981年S.物理学。 1984 SBS技術。 1986年、1986年のMaller R.、Kamemin C.集積回路の要素。 1989年、1989年シュールM.S 物理学的半導体装置 1992年。

カロリーの百科事典。 - オープン社会. 2000 .

他の辞書の「集積回路」とは何ですか：

単一のプレート（基板）上に作られた機器のグループとそれらの化合物（通信）を含む固体デバイス。私の中で。受動素子（コンテナ、抵抗）および能動素子が統合されているため、RYEへの動作はスパンに基づいています。 Piz ... ... 物理的百科事典

- （IP、積分チップ、マイクロ回路）、高密度パッケージング要素（ダイオード、トランジスタ、抵抗、コンデンサなど）を備えたマイクロミニオンデバイス、構造的には構造的にリンクされています（組み合わせる）... 現代の百科事典

- （統合されたマイクロ回路、マイクロ回路）、その要素は構造的に、技術的および電気的に密接に連結されている（組み合わせ）。 IPは分割されています：上の要素の統一（統合）の方法によると... ビッグ百科事典辞書

集積回路 - （ITU T Q.1741）。電気通信トピック、基本概念EN集積回路... テクニカルトランスレータディレクトリ

ここでリクエスト「BIS」がリダイレクトされます。他の値も参照してください。表面実装積分（マイクロ）スキーム（...ウィキペディア）を対象とした現代積分チップ

- （IP）。積分チップ（IS）、マイクロ回路、高包装密度（原則として、電気的に）要素（ダイオード、トランジスタ、抵抗器、コンデンサなど）を備えたマイクロミニチュア電子デバイス... ビッグ百科事典ポリテクニック辞書

（IP、積分チップ、マイクロ回路）、その要素は単一の技術的サイクルで作られ、構造的におよび電気的に密接に連結されている（組み合わせ）。統合スキームは...に分かれています... 百科事典辞書

集積回路（マイクロ回路） - ミニチュア電子デバイスからなる多数構造的および電気的に相互接続された電波素子。通常、内蔵回路は特定の機能を実行するために作成されます。実際、マイクロ回路はいくつかの電子回路（トランジスタ、ダイオード、抵抗器、凝縮器）およびそれらの間の電気的接続が1つの結晶に対して構造的に行われる電子回路を組み合わせる。個々の構成要素の寸法は非常に小さい（微小およびナノメートル）、次に1つの結晶で現代の開発技術は100万人以上の電子部品に配置することができます。

集積回路の概念はいくつかの同義語を有する：マイクロ回路、マイクロチップ、チップ。これらの用語の定義とそれらの間の違いのいくつかの特徴にもかかわらず、それらのすべては集積回路を指定するために使用されます。モダンで電子デバイスから始まるほとんどの異なるアプリケーション家庭用器具複雑な医療および科学的な電化製品で終わると、集積回路が使用されない装置を見つけることは困難である。時には1つのマイクロ回路は電子機器内のほとんどすべての機能を実行します。

統合スキームはいくつかの基準のグループに分けられます。集積度に応じて - 結晶上に置かれた要素の数。信号タイプの種類によって：デジタル、アナログ、アナログデジタル。それらの製造および中古材料 - 半導体、フィルムなどの技術によると

今日まで、集積回路の製造における技術開発のレベルは非常に高い高いレベル。集積度を向上させると、集積回路のパラメータの改善は非技術的制約によって抑制されますが、製造に使用される材料の分子レベルで発生するプロセスによって抑制されます（通常半導体）。したがって、製造業者およびマイクロチップ開発者の研究は、交換可能な新材料の検索に向けて行われています

70年代初頭のマイクロエレクトロニクスLEDの開発は、数百および数千の論理要素を含む高度に専門的なBIの出現まで、そして1つまたは限られた数の機能を実行する。さまざまな種類のデジタル機器は、経済学の点で受け入れられないコストに関連するBIS命名法の拡大を必要としました。この規定からの出口は、外部の制御信号に応じてさまざまな機能を果たす限られたBIS命名法の開発と大規模制作でした。そのようなBIの形式のマイクロプロセッサを組み合わせて、任意の複雑さのさまざまなデジタル機器を構築することを可能にします。ビスセットの最も重要なスーパーコンポーネントはです マイクロプロセッサー （MP）：ユニバーサル標準BIS、その機能は指定されたプログラムによって決定されます。

MPの定性的な特徴は、外部プログラムを変更することによって機能再編の可能性です。実際、MPは、1つまたは複数のBIの形で作られたコンピュータの中央プロセッサ要素である。

実行された一連の機能をプログラムするための他の種類の積分方式のMP間の主な違い、すなわち所与のプログラムで動作することができる。

表4.1。

指定	技術	番号はです。	退院する	速度
	r-MDP.
	n-MDP.
	n-MDP.



	n-MDP.





	n-MDP.

	p-MDP.




	n-MDP.
	r-MDP.
	r-MDP.

	n-MDP.

マイクロプロセッサの導入により、デジタル機器の設計の原理を変更することができます。以前は、新しいアルゴリズムを実装するために設備の新しい開発が必要でした。現在、MPを使用する場合、新しいハードウェアは新しいアルゴリズムを実装するために必要とされない、それに応じて動作するようにプログラムを変更するのに十分です。この機能と、国内外のマイクロプロセッサ装置への大きな関心を説明します。

短い時間間隔（1971-1975）は、多種多様な修正のMPの外観によって特徴付けられる。現在、世界中のMPタイプの数は1000を超えています。

国内マイクロプロセッサセット（IPC）の主な種類のパラメータは表に示されています。 4.1。

4.2。マイクロプロセッサの構造

MPの簡略化構造方式を図4に示す。 4.1。

図4.1。

図4.2。

マイクロプロセッサは、ALLU、Operational（RAM）および定数（ROM）情報記憶装置のための算術論理装置、およびそれらの実行の復号化、復号化およびそれらの実行の設定シーケンス、ならびにI / Oデバイスを含む。操作の結果得られたMPデータの作業に最初の情報を備えた情報の（UVV）。

マイクロプロセッサは、2,4,8,16,32ビット数、32ビットの数字、30 ... 500チームの追加、減算、シフト、論理演算を実行します。 4つのMPSは、5 x 5 x 0.2 mmの結晶サイズを持つビスです。

MPの一般化構造方式を図4に示す。 4.2。 算術論理デバイス ALUは、バイナリコードで表示されている番号およびアドレスに対してさまざまな算術および論理演算を実行します。 ALLUによって実行される操作の構成は、命令リスト（SETコマンド）によって定義されます。一連のコマンドは、ルールとして、算術および論理追加および乗算、シフト、比較などを含む。バイナリ演算の規則に従って実行される。論理演算はブール代数の規則に従って実行されます。

ALUは、加算器、シフター、レジスタ、その他の要素を含む。

制御装置 Alluと他のすべてのMPブロックの作業を管理します。メモリブロックからのコマンドが受信されます。ここでは、このコマンドを実行するためにバイナリ制御信号に変換されます。 UUは、チームの実行プロセスを時間内に分配するタイマーによって同期されています。チームは8,16,24の放電などのバイナリワードであり、その一部は操作コードを提示し、残りはメモリ内のデータアドレス（オペランド）間に分散されます。 16ビットアドレス部分を持つコマンドでは、2 16 -1 \u003d 65635メモリセルにアクセスできます。この金額は、原則として、MPによって解決されたタスクに十分です。このようなメモリへの魅力は求められます 直接アドレッシング

ただし、間接的なアドレッシングは、アドレス部分のタイトルが必要以上に小さい場合に必要です。この場合、アドレッシングは2段階で行われます。第1段階では、他のセルのアドレスを含む、コマンドに含まれるアドレスでセルが選択され、そこからオペランドが第2の段階で選択される。間接アドレッシングメソッドを持つコマンドには、オペランドの機能の1つの放電が含まれているはずです。その状態は、この段階で選択されていると判断します。オペランドアドレスまたはオペランドそのもの？もちろん、間接的なアドレッシング方法はまっすぐに遅くなっています。それは、2N回のオペランドの数（コマンドのアドレス部分のnビット）を直接方法よりも大きい（ここで）アドレスのアドレスのメモリを増やすことを可能にする。

制御装置は、コマンドワードで指定されたコードに従って任意の動作が、サイクルと呼ばれる位相シーケンス（アドレス指定と実行の位相）に配信する。高放電のオペランドに対するMP動作の放電が限られているため、2サイクル以上で行うことができます。明らかに、それは2以上の時間を減少させる。ここから興味深く、実質的に重要な結論に従う：MPの速度は、オペランドの放電によって一意に決定された精度に逆に依存しています。

マイクロプロセッサーは含まれています ブロックレジスタ （r）。 MP作業レジスタは、現在の情報（クリーチャー）を超過保存するのに役立つ物理的に同じメモリセルです。機能によれば、PはMP構造の特定の要素に関連する基を含む。

二 オペランド登録 （o）Alluに保存されている操作の実装中バイナリ数。第1のレジスタ内の動作の終わりに、数は結果、すなわち累積されているかのように（ここから、「バッテリ」レジスタの名前）に置き換えられる。 2番目のオペランドレジスタの内容は次のオペランドによって次の操作で置き換えられ、バッテリの内容は特別なコマンドに保存できます。

チームの登録 （k）この操作のコードであるコマンドワードの操作の実行中に蓄積する。コマンドワードのアドレス部分はアドレスレジスタAに含まれています。

操作を実行した後、結果の放電は、特別な状態によって登録されているオペランドのそれぞれの放電よりも大きくなる可能性があります。 国旗登録 時々呼ばれる オーバーフロートリガー。 コンパイルされたプログラムをデバッグするプロセスでは、プログラマはフラグレジスタの状態に従って、必要に応じて結果のオーバーフローを排除する必要があります。

コマンドのシステムに非常に重要です コマンドチーム 特定の機能と条件に従ってプログラムの指定された領域を実行するには、いわゆるコマンド 条件付き遷移 そのようなコマンドの存在は、それが別の解決策を作成し、解決策の間に発生する条件に応じて異なるパスを選択する能力を特徴付けるので、MPの「知的財産」のレベルを決定する。そのような条件を決定するために、特別 国の登録 （c）プログラムが実行されるたびにMPの状態を修正し、コマンドにコマンドをコマンドに送信するために、そのアドレスは特別なレジスタに含まれている カウンターチーム （sc）。メモリ内のコマンドは、自然行を形成するアドレスで特定のプログラムシーケンスで記録され、すなわち次のコマンドのアドレスは前のコマンドのアドレスとは異なる。したがって、コマンドの連続シーケンスを実現する際には、次のコマンドのアドレスアドレスは、ユニットの内容を追加することによって得られる。その結果、その結果として形成される。目的必要なコマンドアドレスの検索、および遷移コマンドプログラムに通常のコマンドがある場合、次のコマンドは次のアドレスを持たない可能性があります。この場合、遷移コマンドのアドレス部分が記録される。

汎用レジスタ （RON）は、プログラムの実行中に発生する中間結果、アドレスおよびコマンドを記憶するために使用され、他の動作レジスタと共通のタイヤ、ならびにコマンドカウンタおよび情報のI / Oブロックと連絡することができる。 MPには通常「10 ... 16のビット2 ... 8ビット」が含まれています。 RONの数は間接的にMPの計算機能を特徴付ける。

特に興味深いのは、店舗またはストーク組織を持つMPレジスタの多くのモデルの存在です - いわゆる スタック スタックはあなたが交換せずに整理することを可能にします右シーケンス算術演算の様々なシーケンスを実行する。それぞれが最初に最初に最初に最初に最初に最初に最初に最初に最初に取得されたので、オペランドやその他の情報をスタックに送信することができ、レジスタが深くなるたびに次のワードで「プッシュ」されます。情報の出力は内部に行われます逆順序LASTSの最後に送信された単語が格納されている最初のレジスタから始めてください。同時に、最後のレジスタはクリーンされます。

ALU、UH、P形式をブロックします cPU （CPU）は、任意のコンピュータの一部である。 4.2ストライキライン。 MPは入ることがあります タイマー （t）、吊り下げコンデンサーまたは石英共振器を使用する。タイマーはMPの中心であるため、その作業はすべての情報、アドレスおよび制御信号のダイナミクスを決定し、UUのワークを同期させ、その構造のその他の構造を同期させます。同期周波数と呼びました時計それは最大で選択され、BISの主な製造方法において定義された信号の通過の遅延に限定される。プログラムのマイクロプロセッサの速度はクロック周波数に正比例します。

MPの一部として i / Oデバイス （UVV）MPと他の機器との間で情報を交換する。

3つの種の信号は情報の情報、アドレスおよびマネージャーです - 1つ、2つか3つのタイヤを介して送信できます。 タイヤ それは通信回線のグループであり、その数はそれに沿って同時に送信された2値情報を決定する。

情報バスラインの数（ISH）は、入力または出力装置に1つのメモリアピールについて、MPによって取得または送信された情報の量を決定する。ほとんどのMPには8シニ情報があります 高速道路。 これにより、1バイナリ単位の情報（1バイト）を一度に取り込むことができます。 1つのバイト情報は、情報源のソースの256個の可能な文字のうちの1つ、または256の操作操作のうちの1つを含み得る。ほとんどのアプリケーションでは、そのような数の許容文字および操作の種類が十分です。

情報高速道路に16と32のタイヤを含むMPがあります。

制御バス（VIII）内の行数は、MP間の相互作用、メモリ、外部UVV情報によって異なります。通常、コントロールタイヤは8 ... 16行を含みます。

4.3。マイコン

プログラマブルBISの開発の重要な結果は、MicroEVMの開発でした。 MicroEVMが同じ積分チップ上に作成された場合、それは1つのグリップと呼ばれます。マイクロエブムの簡略化構造方式を図4に示す。 4.3。

図4.3。

図から分かるように、それはCPU中央プロセッサ（上記のMP検討と同様の装置を有する）、ROM、RAMおよび入力装置および情報出力を含む。入力装置には含まれています セレクタアドレス そしていわゆる ポート入力 からの情報を読むためにフレキシブルディスク、ADC、テレタージ、ペッペレクター。出力装置はまた、アドレスセレクタと情報の出力ポート（ディスプレイ、印刷装置、Perflateletデバイス、DAC）を含む。

入力構成に入るデータは、通常、入力ポートを介して8ビットの並列またはシリアルコード信号の形でアドレスハイウェイに送信される。アドレスセレクタは、ある時点で情報ハイウェイにデータを送信する入力ポートを定義します。メインメモリはROMとRAMで構成されています。永久メモリは、マイクロデバイス開発者がユーザの要求に従って予めプログラムされたことをプログラムのメモリとして使用される。にとって異なるプログラム ROMのさまざまな部分を使用してください。

MicroEVMのデータメモリはRAMです。 RAMに格納されている情報は、電源電圧がオフになると消去されます。 RAMに入るデータは、ROMに格納されているプログラムに従ってCPU内で処理される。 CPUの操作結果は特別なものに保存されています ドライブ バッテリーやRAMと呼ばれる情報。これらは、このポートに接続されている出力デバイスの1つの出力ポートを介してコマンドで表示できます。必要な出力ポートはアドレス選択方式を使用して選択されます。

4.4。ストレージデバイス

デジタル機器の最も重要なブロックは、外部と内部に分割されている記憶装置（メモリブロック）です。 external メモリは磁気テープと磁気ディスク上に依然として実装されています。彼らは不在に長期的な節約情報を提供します！栄養、ほとんど必要なメモリ容量だけでなく。内部プライはデジタル機器の不可欠な部分です。以前は、それらは長方形のヒステリシスループを有するフェライトコアに基づいて行われた。 ISの開発に関連して今幅広い機会半導体化の作成

メモリデバイスには、次の種類のストレージデバイスがあります。

運用記憶装置、 任意の2値情報を参照して記憶する。にデジタルシステム RAM処理されたデータのアレイと現在の情報処理のプロセスを決定するプログラムを保存します。 RAMの目的と構造に応じて、10 2 ... 10 7ビットの容量が容器を持っています。

一定の記憶装置 情報を記憶するための従業員、その内容は、システムの操作中に変化しないもの、例えば、標準サブルーチンおよび操作の過程で使用されるファームウェア、さまざまな機能、定数などの表の値などの情報をROMに記録するビスメーカーによって作られています。

プログラム可能な定数記憶装置 それらは顧客のタスクに関する単一の情報の記録の可能性を特徴とする様々なものです。

再プログラムされたROM 顧客によって実行される情報の複数の電気的変化の通常の可能性とは異なります。 RPPUボリュームは通常10 2 ... 10 5ビットです。

永久メモリデバイス（ROM、RPZ、RPPU）は、電源がシャットダウンされたときに情報の安全性の要件を必要とします。

主なパラメータは、ビット内の情報コンテナです。最小循環期間 1サイクルの始まりと2番目の始まりの間の最小許容間隔。最大周波数 Circulation - 値、逆最小基準期間。具体的な電力 - 1ビットに帰属したストレージモードで消費される総電力。 1ビットの情報の具体的な値は、情報容量に分割された結晶の総コストである。

4.5。運用記憶に残る機器

BIS RAMの典型的な構造を図4に示す。 4.4。

図4.4。

図4.5。

メインノードは、からなるメモリセル（肉）のマトリックスです。 n 行S t 各行の記憶セル（放電ワードを形成する）。 BISメモリの情報容量は式によって決まります n= nm。 ビット。

メモリセルの入力および出力はアドレスACHおよび放電RSHタイヤに接続されている。記録と読み取りの場合、アピール（サンプル）は1つまたは同時に複数のメモリセルに実行されます。最初のケースでは使用されます 二座標行列 （図4.5、a）2番目の場合 単一のサンプルを持つ行列 （図4.5,6）。

decifrangerアドレス信号 （DAS）対応するアドレス信号を適用するときは、必要なメモリセルを選択します。ルピーの助けを借りて、肉のつながり バッファ記録アンプ （buz） 読み方 （BMS）情報。 記録管理スキーム （SUS）BISの操作（記録、読み取り、情報の格納）を決定します。 クリスタル選択スキーム （SVK）このマイクロ回路の記録読み出し動作を実行することができます。水晶サンプリング信号は、いくつかのBIからなる、必要なBISメモリの選択をメモリ内に提供する。

SVKの入力に結晶サンプリング信号が存在する場合のSOZ入力への制御信号の流れは、エントリ動作を行う。 BUZ（1または0）の情報入力の信号は、メモリセルに記録されている情報を決定する。出力情報信号はビーズから取り除かれ、シリアルCISとのレベルが一致するレベルがあります。

大きな統合RAMスキームは、特定の製品の詳細で修正されたTTL、TTLS、TIR、KMDP、および2 L、ESLの最も単純な要素に基づいて努力します。動的メモリセルでは、最も頻繁に使用され、MDPトランジスタがキー要素として使用されます。

選択要素ベース情報タンクの要件とBISメモリの速度によって決定されます。最大のタンクは、結晶上の小さな領域を占める論理要素を使用することによって達成されます：および2L、TIR、動的Zia。高速高速は、論理レベル（ESL、および2 L）の変更が小さい論理要素、およびTTLSHの論理要素を持つBISを所持しています。

周波数応用ビス , さまざまな基本を使う技術ソリューション図を示す図である。 4.6。

図4.6。

技術と回路の開発により、要素の速度が継続的に増加し、したがって、指定された領域の区分の経時的な境界は大きな動作周波数の領域にシフトされます。

4.6。恒久的な記憶装置

ROM方式はRAM方式と似ています（図4.4参照）。違いは次のとおりです。

ROMは情報を読み取るために使用されます。

rOMは、同時に1つのアドレスのいくつかの放電を選択する（4,8,16放電）。

rOMに記録されている情報は変更できず、サンプルモードではその読み取りのみが発生します。

大きな統合ROMスキームは分割されています プログラム可能な製造業者 （特別な光沢の助けを借りて） プログラム可能な顧客 （電気的）。

図4.7。

ROMはマトリックス構造を使用しています。行は、DSHのアドレスタイヤ、およびRSHの放電によって行われます。各灰は特定のコードを記憶する。図1に示す肉の中で、所与の論理1および0のセットが格納されている。 4.7、符号の単一の記録は、ASTとそれらのRSとの間に接続されているダイオードを使用して実行され、その論理的なものは次のようになるべきである。通常、顧客にはマトリックスを持つROMが供給されます。ダイオードがあります。

PPZの単一の電気プログラミングプログラミングの本質は、（特別なプログラマを使用）、論理0の場所にあるダイオードのジャンパをオーバーレットすることです。結論を折りたたむことによって実行されます。対応するダイオード電流は許容値を超えています。

ダイオードROMは単純化されていますが、大きな欠点を持ち、消費電力を消費します。デコーダの作業を容易にするために、ダイオードの代わりにバイポーラを使用する（図4.7.6）、（図4.7、c）トランジスタ。

using バイポーラトランジスタ ASHはベース電流の流れを提供します。これはβBTであります + 1倍少ないエミッタ、RSを供給します。したがって、デコーダの必要な電力は大幅に減少する。

シャッターチェーンは実質的に電力を消費しないので、さらに大きな利得がTIRトランジスタの使用を確実にする。それは非点火結論を使用していますが、放電タイヤ内の論理0の読み取りを確実にするトランジスタでのシャッターのメタライゼーションがないことを使用します。

4.7。再度永久記憶装置

再プログラムされたROMが最も重要ですユニバーサルデバイスメモリ RPPU構造方式はRAM方式と似ています（図4.4参照）。 RPZの重要な際立った特徴は、金属窒化物 - 酸化物 - 半導体（MNP）の構造を有する特別な設計の食事における特別な設計の使用である。このようなメモリセルの動作原理は、トランジスタのしきい値電圧の可逆的な変化に基づいている。例えば、あなたがU Zaple\u003e U ashを持っている場合、トランジスタはアドレスパルスを解き放ちません（すなわち、それは作業に参加しない）。同時に、他のMNSPトランジスタ、

誘導チャネルを有するトランジスタの構造 r- タイプを図4に示す。 4.8、a。

図4.8。

ここで、誘電体は、窒化シリコン（Si 3 N 4）と酸化シリコン（SiO 2）とからなる。しきい値電圧を変えることができ、極性の大きい電圧の短い（100μs）パルスを大きく振幅30m ... 50Vで供給することができる。パルスが印加されると、しきい30V、しきい値電圧U ZAPER \u003d - この電圧は、バルブU z \u003d±10Vのトランジスタまたは電圧を使用すると保持されます。このモードでは、トランジスタは誘導チャネルを備えた通常の先端トランジスタとして機能する r-タイプ。

しきい値電圧でパルス-30を送信すると、図4に示すように、U ZAPR~20Vの値が20Vになる。 4.8,6およびに。同時に、±10VのトランジスタUの入力における信号は、閉状態からトランジスタを出力することができない。この現象はRPPUで使用されています。

トランジスタの動作の中心には、蓄積、窒化物層および酸化物層の境界上の電荷に基づく。この蓄積は、層内の異なる伝導電流の結果です。蓄積プロセスは式によって説明されています dQ。/ dt。= 私はSio。 2 - 私のSi。 3 n 4 . 大きな負電圧で u 国境のZIは正の電荷を蓄積します。それは誘電体中のドナーの投与と同等であり、負のしきい値電圧の増加を伴う。大きな正電圧で u 境界上のZiは負の電荷を蓄積します。これにより、負のしきい値電圧が低下する。低いストレスで u 誘電体層のキャストは10 ... 15の注文によって減少するので、累積電荷は数千時間保存され、したがってしきい値電圧が記憶される。

単層誘電体を有するTIRトランジスタに基づくRPPUのためのメモリセルを構築することの他の可能性が知られている。シャッターに十分な電圧を印加した場合、それは観察されます アバランシェの休憩 その結果、誘電体はその中に電子が蓄積します。この場合、トランジスタはしきい値電圧を変化させます。電子電荷は数千時間間保存されます。情報を上書きするためには、誘電体から電子を除去する必要があります。これは、紫外線で結晶を照明することによって達成され、フォトエフェクト：誘電体から電子をノックアウトする。

using 紫外エラサニア RPPUスキームを大幅に簡素化することが可能です。紫外線消去を伴う一般化構造RPZU方式（図4.9）は、アドレス信号デコーダ（DAS）、結晶選択装置（UHC）、および情報を読み取るためのバッファアンプ（BU）のほとんでも含まれる。

図4.9。

上記の構成方式によれば、特に8192ビットの容量で紫外線消去型K573RF1を有するBIS RPPUを行う。

4.8。 Digidanalogコンバーター

DACの目的 - バイナリデジタル信号を等価アナログ電圧に変換する。そのような変換は、図1に示す抵抗鎖を使用して行うことができる。 4.10。

図4.10

二値重み抵抗を有するDAC（図4.10、a）には、より少ない数の抵抗器が必要とされるが、数量の精度抵抗が必要である。アナログ出力電圧 u DACは、2レベルの入力応力の関数として定義されます。

u AN \u003d（ u a +2。 u B + 4。 u C + ...）/（1 + 2 + 4 + ...）。

デジタル入力 u A. , u b., U C., ... 電圧は、たとえば、または0、または1の2つの固定値のみを取ります.DACの場合は、抵抗器が使用されます。 r そして r/2, より多くの抵抗器が必要です（図4.10,6）、しかし2つの公称のみがあります。そのようなDACの出力におけるアナログ電圧は式によって決まります

u AN \u003d（ u a +2。 u B + 4。 u C + ... + M. u n）/ 2 N.

ここで - dACの桁数。 t -dACの桁数による係数。

高精度を確保するために、DACの抵抗鎖は高レベルの負荷に取り組むべきです。低電圧負荷で抵抗チェーンを交渉するために、図1に示す動作アンプに基づくバッファ増幅器を用いる。 4.10、そして b。

4.9。アナログデジタルコンバータ

ADCの目的 - デジタル等価物におけるアナログ電圧を変換する。原則として、ADCはDACよりも複雑な方式を持ち、DACはしばしばADCノードです。フィードバック回路内のDACを有するADCの一般化構造図を図4に示す。 4.11。

図4.11

この方式に従って行われたADCは、正確さ、比較された単純さ、低コストの正確な指標のために広く使用されています。

ADCには含まれています n変換結果のリブラートリガレジスタ DD。 1 - DD N., DACの放電の管理。 UU制御装置に関連してクロック周波数発生器を含む比較器。 ADC動作の各種アルゴリズムを実現すると、コンバータのさまざまな特性が得られます。

図5を用いてもよい。 4.11、反転カウンタがトリガレジスタとして使用されていると仮定して、ADCの動作の原理を考慮してください。反転カウンタはデジタル出力を有し、入力「ダイレクトアカウント」に高電圧レベルがあるときに各クロックパルスから増加する電圧は、入力された「成熟アカウント」が低い。逆に、各クロックパルスを有するデジタルコンセントの電圧は、「直接アカウント」入力がローのときに減少し、入力「戻り口」は高レベルの電圧です。

最も重要なADCノードは、2つのアナログ入力を有する比較器（k）です u DAC I. u ANとデジタル出力はUUを介して反転計に接続されています。コンパレータ出力の電圧が高レベルである場合、カウンタの入力のレベル「直接アカウント」も大きくなります。逆に、コンパレータの出力電圧が低レベルの場合、入力「直接アカウント」のレベルも低くなります。

したがって、コンパレータの出力における高レベルまたは低レベルであるかに応じて、反転計がそれに応じて直接方向または逆方向に信じる。入り口の最初のケースで u 比較器DACは、ステップ増加応力、および第二段階下降崩壊で観察される。

コンパレータはフィードバックなしで動作しているため、その入力の電圧が高くなると出力電圧レベルが高くなります。 u ANは入り口よりも少し陰性になります u DAC。その逆もまた同様であり、その出力電圧レベルは入口電圧が低いとすぐに低くなる u ANはもう少し正の入力電圧になります u DAC。

入力に u DACコンパレータにはDACの出力電圧があります。これは、入力に入るアナログ入力電圧と比較されます。 u an。 .

アナログ電圧の場合 u ENはDACの出口から除去された電圧を超えている、反転カウンタは直接方向を信じている、吸入口電圧を上げるステップ u 入り口の電圧値へのDAC u an。もしの場合 u an。<u DACまたはアカウントプロセスでそのようなものになる、比較器の出力の電圧は低いレベルであり、メーターは反対方向を信じています。 u DAC K. u an。 . したがって、システムは、電圧にほぼ等しいDACの出力電圧をサポートするフィードバックを有する。 u an。 . したがって、反転計の出力は常にアナログ入力電圧のデジタル等価です。反転カウンタの出力から、アナログ入力信号ADCのデジタル等価物が読み出される。

4.10。デジタルマルチプレクサ

マイクロプロセッサシステムでは、ADC、DAC、ならびに電子スイッチングシステムにおいて、マルチプレクサが広く使用されている：デジタル制御装置を用いてマルチチャネルスイッチ（4,8,16,32,64入力および1-2出力を有する）。デジタル信号およびアナログ信号の最も単純なマルチプレクサを図4に示す。 4.12、そして bそれぞれ。

図4.12

デジタルマルチプレクサ（図4.12、a）を使用すると、信号の論理源のシリアルまたは任意の出版を実行できます。 h 0 , h 1 , h 2 , h 3と調査の出力の伝送

指定された原理によると、マルチプレクサは必要な数の情報入力に組み込まれています。いくつかの種類のデジタルマルチプレクサは、スイッチングおよびアナログ情報信号を可能にする。

しかしながら、最良のインジケータは、出力バッファアンプ、デジタルUU上で動作する高品質アナログキー（AK 1 ... AK 4）のマトリックスを含むアナログマルチプレクサを有する。互いにノードの接続は図2を示す。 4.12.6。

アナログマルチプレクサBISの例は、TIRトランジスタに基づいて製造されたK591KN1マイクロチップである。出力ごとに16個のアナログ情報ソースの切り替えを提供し、アドレス指定とシリアルチャネルサンプルの両方を作成できます。 BISアナログマルチプレクサを開発するときは、マイクロプロセッサコマンドのシステムとの互換性の必要性を考慮に入れてください。

アナログマルチプレクサは、電子スイッチングフィールドおよびマルチチャンネル電子通信スイッチ、放送、テレビ用の非常に有望な製品です。

Konyaev Ivan Sergeevich、学生3コースのAmarvir機械技術研究所（支店）FGBOU VPO Kubbtu、Armavir [Eメールで保護されている]

Monogarov Sergey Ivanovych、Technical Sciencesの候補者、IntraDavodky電気機器の准教授、およびArmavir機械技術研究所（支店）FGBOU VPO Kubbtu、Armavir [Eメールで保護されている]

大型集積回路の原理

注釈この記事は、大型の集積回路（BIS）の製造に専念しています。キーワード：ビス、大型統合チップ、基本マトリックス結晶、プログラマブルロジックデバイス。

現在、マイクロ電子機器では、さまざまな統合度の専門的およびユニバーサルチップの両方が使用されています。同時に、高度集積型マイクロ回路（BIS）によって広く使用される傾向がある。これはこの記事で議論される大きな積分チップ（BIS）である。除帯チップは大きな循環によって生産されています特殊なチップは広範囲の電子機器で適用されている間、広範囲の電子機器が適用され、専用のマイクロ回路が幅広い電子デバイスに適用され、専用のマイクロ回路が厳密に定義されている適用領域があります。基本マトリックスクリスタル（BMK）で作られた専門ビスプログラマブルロジックデバイス（PLU）は特に広いアプリケーションを有する。そのような広範な使用は、そのようなBISの自動設計が比較的短い期間にかかるという事実によると、BMKに基づくBISのための約数週間、PLUに基づくいくつかの日々のBIS。構築とパラメータの原則を考慮します基本マトリックス結晶の BMKの組成物は、（中央部に配置されている）塩基性細胞の予め形成されたマトリックス、ならびに結晶の周囲に沿って配置されている群の緩衝細胞（図1）を含む。次に、部品細胞のうち、矛盾しない要素（トランジスタ、コンデンサ、抵抗器）および半導体タイヤセグメントのグループは、電気的接続の実装を目的とした半導体タイヤセグメントを含む。金属（導体）および半導体タイヤの形で電気的結合を使用するセルのセルは様々に形成される。機能要素（トリガー、カウンタ、レジスタなど）、バッファ要素など、それらの間にすすいでください。

a）b）c）図1 - BMKの型構造：A）均質細胞の固体アレイを有する。 b）導体用の垂直および水平チャネルで分離された均質な細胞またはマクロのアレイを有する。 c）水平チャネルで分離された不均一細胞のアレイを有する。下水底細胞。 2サンプルバッファセル。 3,5,8マトリックス、4,7,10パネルセル、6.9バリエーション。 11.12 - ホリ亜鉛チャンネル 13ティック運河

このタイプのBISでは、原則として、基本的な機能要素は必要な速度を確保するのに十分な量のエネルギーを消費します。次に、外部通信行列BISがより高い電力を消費するバッファ要素は、一定量の論理電圧のレベル、負荷容量およびノイズ耐性のレベルによる承認が必要とされる。細胞の組成は、複数の形状の活性および受動的要素を含む。同時に、受動素子のパラメータは、十分に高い精度と安定性の要件を課します。 Analogy Bisの製造を目的としたBMKは、通常、2つのセルマトリックスを含み、それぞれアナログデバイスおよびデジタルデバイスを形成する。デジタルおよびアナログビス用の基本マトリックス結晶は、バイポーラトランジスタと絶縁シャッタを有するフィールドトランジスタによって形成されている。アナログビスでは、高急峻度通過電圧特性を有するバイポーラトランジスタが広く使用されていた。次に、マトリックスは均質または不均質な細胞からなることがあります。 BMKでは、低積分度（約1000個の論理要素）を有するデジタルBISの実装を目的とした（約1000個の論理要素）が使用されており、高度の統合（約10,000論理要素）およびデジタルベースのBIS座席がある。不均質細胞 BMK行列のセルの構成の2つの方法が使用されます.1。単一の基本論理要素は、エレメンタリ関数を実行するセルによって形成することができます（そうでなければ、入力および出力の分岐で）。複数のセルがより複雑な機能を実装するために使用されます。要素の数、品種およびパラメータは、基本論理素子の電気回路によって決定される。セルのセルによって任意の機能的ライブラリー要素を形成することができる。要素タイプその数は、最も複雑な機能要素の電気回路によって決定されます。セルの第1の方法では、マトリックスの組成、BMK領域の使用における十分に高い係数を得ることが可能である。したがって、BIS統合の程度の増加。 BMKセルを構築する第2の方法では、座席が同じであり、セルのサイズが所定であるので、自動BIS設計のシステムが簡単になる。しかしながら、細胞要素の使用率が低いライブラリーの十分に単純な機能要素がある場合、結晶領域の使用率は減少し、それはBISの積分が減少することを意味する。行列BISでは、電気的接続は金属（導体）および半導体（多結晶）タイヤを使用して行われる。電力および接地回路のタイヤは通常、低抵抗率によって特徴付けられるアルミニウムから行われます。抵抗を増大させた合金半導体タイヤは、主に短い低電圧信号チェーンを実現するために使用されます。要素間の電気的結合を作成するために、1つのマルチレベルメタライゼーションによって使用されます。設計の最後に、BMKのパラメータと特性のセットは消費者にとって非常に完全であるべきです。 BMKの型パラメータと特性は次のとおりです.1。メーカーテクノロジ; 2.クリスタル中のセル。3.セルの構造（要素のセット）。4.基準に基づく典型的な機能要素の名前、型電気的パラメータ、図およびフラグメント入力要素のパラメータ。6.周辺コンタクトパッド。6.電源への要件。電源および接地回路などのコンタクトパッドの位置と使用のための指示。BMKが役立つことができますデジタル、アナログ、デジタル、およびアナログ大型の集積回路の基礎同時に、アナログBISでの使用を目的としたBMK要素の組み合わせにより、アンプ、コンパレータ、アナログデジタルキーなどを作ることができます。そのように、BMKのメンテナンスは管理のプロセスの計算装置です。技術プロセスのいくつかのBMK、例えばT34B1（KA1515XM1216）は、外部装置のコントローラとしてZXスペクトルコンピュータのソビエートクローンに使用された。 SinclairコンピュータにおけるULA BMK - Microshemの類似体現在、ほとんどのアプリケーションでのBMKは、プログラミングのための工場生産プロセスを必要としないFPGA（プログラマブル論理積分著者）の対象となります。次に、プログラマブルな論理行列を検討します。プログラムされた論理装置はマトリックス構造と素子のタイヤ整理を有する（各要素は垂直および水平タイヤによって接続されている）。 PLUはプログラム可能な行列とその組み合わせを使用しています。プログラマブルとプログラム可能なプログラムまたはプログラム可能または。プログラマブルおよびプログラムされたプログラム可能または。プログラマブルロジックデバイスには2種類があります。

マトリックスBISの製造技術のための技術に従って、1つのカスタマイズされたフォトマスクロンを使用したCryghpolpolphelfricsに基づく特殊BISの製造においてプログラム可能な。

インプレッションのConderuffacturerによってプログラム可能な（情報を導入することによって）内部レジスタまたはマトリックスの個々の要素への物理的影響（ジャンパーの点滅、半導体デバイスの動作モードの変更、動作モードの変更）。消費者によってプログラム可能な論理デバイスはユニバーサルマイクロエレクトロニクスデバイスです。自動プログラマの助けを借りる。実際には、プログラマブル論理行列（STI）およびプログラマブル定数記憶装置（PPZ）など、そのようなタイプが広く使用されている。STIの拡張を使用すると、論理要素とリンクの数を減らすことができます。 BIS結晶に実装された規則的な構造にとって特に重要な論理デバイスは、プログラム可能なSTIおよび繰り返しプログラム可能なPLMS（RPLM）を一度開発および適用される。再構成された化合物（MABSISTERS）およびプログラマブルアーキテクチャ（MABISPA）-SUBSYSTEMプレートを用いたマトリックスBISの設計および製造方法が開発されている。酸化物中のマスク（Photoshop）メタライゼーションまたはコンタクトウィンドウを用いたプログラミングは、バイポーラトランジスタに基づくPLMに広く使用されている。ダイオード図2は、ダイオードPMにおける元素の化合物の図を示す。正極性の入力信号は、-Eの入力に供給され、M0 -M2の作業は負荷抵抗Rから取り除かれます。ダイオード行列の利点は単純さと小さな面積であり、結晶に占められている小さな面積、そして実質的なものの不利な点です。マトリックス入力によって消費される電流。ダイオードの代わりに多模様トランジスタを使用することで、入力電流（BN回、BN - ニーモルタルトランジスタ伝送係数）を大幅に減らし、PMの速度を上げることができます。図3は、バイポーラマルチミッタートランジスタ上のPLMのフラグメントのスキームを示しています。モップトランジスタに基づく眼鏡は最高の要素レイアウト密度を提供し、最小の電力消費を持ちますが、バイポーラトランジスタ上の行列の速度より劣っています。小さな面積と高い信頼性低下します。特殊化されたマイクロプロセッサBISでの広範な使用を引き起こしました。そのようなSTIは、製造プロセスにおいて製造業者によってプログラムされています。特に周辺機器で使用されている場合、特に周辺機器で使用されている電気的にプログラム可能なPLMS「設定」を実装することができます。指定された機能

図2 - 希釈ダイオードPLM

図3 - BTのFragment PLM

図4は、電気プログラミングを備えた行列の最も一般的な要素を示しています。プログラミングは、ジャンパ（通常はニクロムまたはポリメリウム）またはダイオードの転用（PN遷移または間隔の障壁）を溶融することによって行われる。

図4電気プログラミングを備えたPMの要素

ジャンパは約10オームの抵抗を有し、電流パルスがそれらを通過すると、その振幅は読み出し電流の振幅よりはるかに大きいときに溶融（開く）。ニクロームまたはポリメリウムのジャンパーを破壊するために、電流は20 ... 50 mAです。溶融時間は10~200ミリ秒である。ダイオードは、逆電圧パルスが小さな内部抵抗のあるソースから印加され、十分な電流（200 ... 300mA）を与える。これにより、遷移のアバランシェおよび熱遷移サンプル、および半導体内部の金属粒子の移動を引き起こし、信頼性の高い低電圧コンタクト（図4のバーライン）を形成する。チェーン形成時間0.02 ... 0.05ミリ秒。電気的プログラミングとSLMの制御のために、コンピュータによって制御される特別な設置が使用されます。プログラミングと制御のためのソース情報は次のとおりです。真実のTATAC;生活の兆候（故障）ログ。ユニットまたはゼロ（非公開PLMの初期情報に応じて）。プログラミングパルスのパラメータ補正プログラムは、入力上のアドレスを00~11 ... 1にします。 PLMは供給電圧を供給し、そしてイグニッションのプログラミングパルスの元の情報符号（故障）の兆候の存在下で。プログラミング後、それは監視され、真理値表との一致（無能）を示すチェックの結果が印刷に表示されます。CLEMは、特別なチップを持つプラグアンドプレイシステムのモダンな周辺機器およびメインのコンピュータの延長ボードで使用されます。。それはあなたの識別子と必要なリソースのリストとサポートされているリソースのリストをあなたの識別子に知らせることを可能にします。SBI（大規模な集積回路を超える）および規則的な構造（図5）の作成のために、セルマトリックスは十分に大きい積分度である。化合物の元素のプログラミングは作成または破壊することによって行われる。

図5 - 再構成を伴う偏りビス

再構成された化合物を備えたマトリックスBISは通常、最小消費電力を特徴とするCMOPTransistorsに基づいて作成されます。すべてのタイプのジャンパはそのようなトランジスタに適用されます。マルチプロセッササブシステムを構築するための再構成された化合物を有する行列BISの使用は適用可能である。様々なレベルの接続導体間の接点は、レーザビーム（誘電体溶融）によってプログラムされ、いくつかの接続が切断される。約1時間の登録。このようなマイクロシステムは最大1000万トランジスタを含み得る。最小の要素を有するSBIのレイアウトのロック0.5 ...2μmは平方ミリメートルあたり20千のトランジスタに達する。供給電圧が切断されたときの情報を保存する既存の素子成形時間。これは、μR階層的な論理行列を実行して上書きすることを可能にするSLMを作成することができます（ RPLM）。RPLM注射における会議分布（図6）。このようなトランジスタの構造は、通常のモップトランススターと同様であり、これは電気的に回路の残りの部分に接続されていない。初期状態では、トランジスタは電流を通さない（図6、a参照）。トランジスタのソースと流れの間の導電状態（記録）に進むには、約5msで十分に大きな電圧が印加される（約50V）。これにより、供給源のサンプル（ストック）PN遷移および電子のポリクロミンシャッターへの注入を引き起こす。シャッターによって捕捉された107cb / cm 2の電荷（図6、図6参照）は、ソースと在庫を接続するチャネルを誘導し、長時間維持することができます（10 ... 100年）。シャッタが酸化物層で囲まれているので、電圧を除去する。非常に小さい導電性を有する。情報の感染は、それらの転送のシャッターから電子をノックアウトするのに十分な除療療法の紫外線の照射下で行われる。基板に（図6）。イオン化、例えばX線放射を用いて消去することもできる。マトリックスからの情報の読み取りは、供給電圧が5 ... 15 Vであり、トランジスタを流れる電流の制御が行われる。領域の特定のセルのサンプルの組織（図6、c）は、浮遊シャッタを有するトランジスタと一貫して従来のモップトランジスタを含む。

図6。フローティングシャッタを備えたMopTransmistors上のPLM：A）挿入された蓄積トランジスタ; C）マトリックスの断片（TVサンプリングトランジスタ、蓄電トランジスタTk）; 1 -OS; 2 - 多結晶シリコンシャッター。 3ソック; 4無水電荷 5 - 地域の枯渇

BISと共に、再構成された化合物は、プログラマブルアーキテクチャを有するBISおよびSBIの作成に関連する方向を開発し、そしてプレート上のサブシステムの形で実行される。サブシステムアーキテクチャの再構築は、内蔵スイッチング素子をメモリと共に使用して実行される。さらに、メモリ素子は、モジュール式ヒョイトランジスタ上、アバランシェ噴射を有するトランジスタの両方で行うことができる。図1において、No。図7を参照する。プログラマブルアーキテクチャを有する行列BISの構造方式。制御バス（SHU）は、サブシステムアーキテクチャの構成（プログラミング）の分散メモリブロック（P）コードを特定のタスクに書き込むために使用される。行列（M）の解明ブロックは、スイッチングバス（SC）を介して分散スイッチ（k）によって接続されている。

図7プログラマブルアーキテクチャを用いたマトリックスBISの構造的スキーム

プログラマブルアーキテクチャとしてのSBのアプリケーションを使用すると、非常に高いレイアウト密度を得ることができ、アセンブリプロセスを自動化することができます。

Sources 1への参照。教育ウェブサイトwww.studfiles.rull：http：//www.studfiles.ru/dir/cat39/subj1381/file15398/view155035/page2.html2.founded encclopedia Wikipedia URL：http：//ru.wikipedia.org /wiki/%D0%91%D0%9C%D0%9A3.Bedio encclopedia wikipediaurl：http://ru.wikipedia.org/wiki/%D0%9F%D0%9B%D0%98%D0%A1

Konyaev Ivan Sergeyevich、3年生の3年生機械技術研究所（支店）クバン州立技術大学、Armavirmonogarov Sergey Ivanovich、テクニカル科学候補、イニストラント電気機器准教授、アーマヴィル機械技術研究所（支店）クバ州立技術大学、建物Largescale統合スキーマ干渉のアルマビリンプ：この記事は、Largescale集積回路（LSI）.Keywords：BIS、大型集積回路、ベースマトリックスの結晶、プログラマブルロジックデバイスの研究に焦点を当てています。

印字