Decoder. Arten von Binärdecodern. Verschlüsseler haben normalerweise Diensteingänge und -ausgänge.

Wenn Sie eine große Anzahl von LEDs anschließen müssen und die wertvollen Pins des Mikrocontrollers überhaupt nicht ausgeben möchten (oder meistens gibt es einfach keine solche Anzahl von Beinen), können Decoder-Mikroschaltungen zur Rettung kommen. Zum Beispiel der Decoder 74HC154 (unser analoger K1533ID3), der abhängig von der 4-Bit-Zahl am Eingang einen bestimmten Ausgang in den aktiven Zustand setzt.

Die Wahrheitstabelle, die die Betriebslogik beschreibt, ist unten angegeben.

L-niedriger Pegel

H-hohes Niveau

X ist niedrig oder hoch, es spielt keine Rolle

Wenn Sie eine Minute lang sitzen und stochern, können Sie verstehen, dass hier nichts kompliziert ist =) Es ist erwähnenswert, dass der aktive Pegel am Ausgang niedrig (niedrig) ist. Neben Ein- und Ausgängen gibt es zwei Freigabeausgänge aktivieren eingeschlossen von logisches UND. Der Decoder erfüllt seine Funktion nur, wenn beide Füße auf dem Boden stehen.

Meiner Meinung nach besteht der einzige Nachteil darin, dass zu einem bestimmten Zeitpunkt nur einer der Ausgänge einen aktiven Pegel haben kann. Wenn Sie also mehrere Ausgänge gleichzeitig einschalten müssen, müssen Sie die dynamische Steuerung anschließen.

$regfile = "attiny13.dat"
$Kristall = 1000000

Konfig Portb = Ausgang

Portb = &B00001111
Warten 100
Portb = &B00001110
Warten 100
Portb = &B00001101
Warten 100
Portb = &B00001100
Warten 100
Portb = &B00001011
Warten 100
Portb = &B00001010
Warten 100
Portb = &B00001001
Warten 100
Portb = &B00001000
Warten 100
Portb = &B00000111
Warten 100
Portb = &B00000110
Warten 100
Portb = &B00000101
Warten 100
Portb = &B00000100
Warten 100
Portb = &B00000011
Warten 100
Portb = &B00000010
Warten 100
Portb = &B00000001
Warten 100
Portb = &B00000000
Warte 100

Schleife

Folgendes passiert am Ende:

Auf der Basis des Decoders können Sie auch einen Tastaturexpander bauen und erhalten so 16 Tasten, die 5 Pins des Mikrocontrollers belegen. Hier ist zum Beispiel ein einfaches Beispiel für attiny2313:

In der Hauptschleife wird ein Programm ausgeführt, beispielsweise das Blinken einer LED. Wenn der Timer überläuft, tritt ein Interrupt auf, die Tastatur wird im Interrupt-Handler gescannt, und wenn eine Taste gedrückt wurde, erscheint ein niedriger Pegel auf dem PortB.7-Zweig. Nachdem Sie erfahren haben, in welchem ​​​​Moment gedrückt wurde, können Sie die Nummer der gedrückten Taste herausfinden. Wir senden diese Nummer über UART:

$regfile = "attiny2313.dat"
$Kristall = 1000000
$baud = 1200

Dim M als Byte
Dim N als Byte

Konfig Portb = Ausgang
Konfig Portb.7 = Eingang
Konfig Portd.2 = Ausgang
Konfig Timer1 = Timer , Prescale = 8 "Timerüberlauf alle 0,5 Sek
Timer1-Tastatur:
Interrupts aktivieren
Aktivieren Sie Timer1

Machen "***Hauptprogramm ausführen***

Portd.2 = 1
Warte 1
Portd.2 = 0
Warte 1
Schleife
Ende

Klaviatur:
Für M = 0 bis 15 Schritt 1
Portb=M
Wenn Pinb.7 = 0 dann "wenn der Knopf gedrückt wurde
N=M „Sehen Sie, in welchem ​​Moment es gedrückt wurde
M=0
N drucken "Tastennummer drucken
Rückkehr und die Schleife verlassen
Ende Wenn "Wenn es keinen Klick gab, fahren Sie mit dem Scannen bis zum Ende fort
Warten 10
Nächste M
Rückkehr "Gehe zurück zur Hauptschleife des Programms

Wie in Abschnitt 3.2 erwähnt, werden digitale Geräte in kombinatorische und sequentielle Geräte unterteilt. Kombigeräte umfassen solche digitalen Geräte, deren Ausgangssignale nur vom aktuellen Wert der Eingangssignale abhängen. Diese Geräte haben im Gegensatz zu sequentiellen keinen Speicher. Nach Abschluss der Einschwingvorgänge in diesen Geräten werden an ihren Ausgängen Ausgangswerte eingestellt, die von der Art der Einschwingvorgänge nicht betroffen sind.

Jedes komplexe digitale Gerät kann in einen kombinatorischen Teil unterteilt werden, der logische Operationen und Speicherelemente ausführt. Prinzipiell kann der kombinatorische Teil an Logikelementen ausgeführt werden, dies ist jedoch zu kompliziert und teuer. Viel einfacher ist es, dafür fertige Kombinationsgeräte zu verwenden. Die wichtigsten kombinatorischen Geräte umfassen Decoder, Encoder, Multiplexer (Verteiler), Demultiplexer und Addierer.

Decoder

Decoder (Decoder ) – Dies ist ein kombinatorisches Gerät, mit dem Sie Zahlen erkennen können, die durch einen n-stelligen Positionscode dargestellt werden. Liegt am Eingang des Decoders ein "-Bit-Binärcode, so wird an seinem Ausgang der Code "1" ausgegeben Ν". In der Codekombination dieses Codes ist nur eine Position mit Eins besetzt und alle anderen sind Null. Der Code „1 von Ν", mit 4 Codekombinationen werden wie folgt dargestellt:

Ein solcher Code wird aufgerufen einheitlich daher ist der Decoder ein Konverter eines binären Positionscodes in einen einheitlichen Code. Da die mögliche Anzahl von Zahlen, die durch einen n-Bit-Binärcode codiert sind, gleich der Anzahl von Sätzen von und Argumenten ist (N = 2"), dann muss ein Decoder mit n Eingängen 2n Ausgänge haben. Ein solcher Decoder wird vollständig genannt. Wenn ein Teil der Eingangssätze nicht verwendet wird, wird der Decoder als unvollständig bezeichnet und seine Anzahl von Ausgängen beträgt weniger als 2n. Am Ausgang des Decoders wird also je nach eingegebenem Binärcode nur eine der Ausgangsschaltungen erregt, an deren Nummer die eingegebene Nummer erkennbar ist.

Decoder werden verwendet, um die Adressen von Speicherzellen zu entschlüsseln, Buchstaben und Zahlen auf Monitoren, Anzeigen und anderen Geräten anzuzeigen. Meistens sind sie in LSI eingebettet, wie zum Beispiel in Halbleiterspeicherbauelementen, aber sie sind auch als ICs der mittleren Integrationsebene verfügbar.

Lassen Sie uns die Implementierung von Decodern am Beispiel eines vollständigen Decoders für dreistellige Zahlen veranschaulichen. Die Wahrheitstabelle des Decoders ist in Tabelle dargestellt. 3.5.

Tabelle 3.5

	x 3	x 2	x 1	j 0	j 1	j 2	j 3	j 4	j 5	j 6	j 7

Wie Sie sehen können, jeder Ausgang x i ist nur in einem Satz gleich eins, daher wird die Operation des Decoders durch acht Funktionen beschrieben - entsprechend der Anzahl der Decoderausgänge, von denen jede eine Verknüpfung (logisches UND) von drei Argumenten ist:

Das Schema eines 3-Bit-Volldecoders ist in Abb. 1 dargestellt. 3.12. Um eine Funktion zu implementieren j i, ein Konjunktor mit drei Eingängen wird benötigt. Da an den Eingängen der Konjunktionen sowohl direkte als auch inverse Argumente anliegen, werden in der Decoderschaltung drei Inverter benötigt (siehe Abb. 3.12, aber).

Reis. 3.12.

aber – Logikdiagramm; B – Symbol des Decoders mit Synchronisations- und Auflösungseingängen

Decoder werden häufig mit kontrollierter Synchronisation ausgeführt, bei der die Entschlüsselung des Codes während der Zufuhr des am Eingang empfangenen Taktimpulses durchgeführt wird VON, nur unter der Bedingung, dass die Eingabe DE ein permissives Einzelsignal gegeben wurde (siehe Abb. 3.12, B). Um eine solche Bedingung zu implementieren, sind Konjunktionen mit vier Eingängen erforderlich, deren vierter Eingang ein Freigabesignal empfängt. Dieses Signal wird von einem Anschluss mit zwei Eingängen erzeugt, wenn die Signale übereinstimmen VON Und DE.

Die Anzahl der Kontakte in einem Standardfall eines einfachen IC ist begrenzt (14, 16 oder 24), sodass Decoder, die in Form eines IC hergestellt werden, eine kleine Eingangscodegröße haben (drei, seltener vier). So kann beispielsweise nur ein 3-Bit-Volldecoder in einem 16-Pin-Gehäuse untergebracht werden. Wenn es erforderlich ist, einen Decoder mit größerer Kapazität zu erstellen, wird eine Kaskadenschaltung von Decodern mit kleiner Kapazität verwendet.

Beispiel 3.1. Es sei notwendig, einen Fünf-Bit-Decoder basierend auf Drei-Bit-Decodern zu erstellen (Abb. 3.13).

Reis. 3.13.

Lösung. Ein Fünf-Bit-Decoder sollte 25 = 32 Ausgänge haben. Teilen Sie die fünf Ziffern in jüngere x 2, x 1, x 0 und älter x 4, x 3. Dann können die jüngeren an die Eingänge von vier 3-Bit-Decodern der zweiten Stufe angelegt werden und 8 4 = 32 Ausgänge bilden. Enable-Eingänge verwenden ΕΝ, Sie können einen der vier Decoder der zweiten Stufe auswählen, der ein einziges Signal bilden soll. Dazu liefern wir die oberen beiden Bits an die Eingänge des Steuerdecoders der ersten Stufe und verbinden seine Ausgänge mit den Freigabeeingängen ΕΝ Decoder der ersten Stufe.

Der Eingangscode sei beispielsweise gleich 11011 = 2710. Da die höchstwertigen Bits "11" sind, erlaubt der Steuerdecodierer den Betrieb des 4. Decodierers der zweiten Stufe. In diesem Fall sind die Ausgänge der ersten drei Decodierer Nullen und der Ausgang "3" des vierten Decodierers, d. h. F 27 wird eine logische sein.

Decoder sind in Prozesssteuerungssystemen weit verbreitet. Viele Aktuatoren, wie z. B. ein Elektromotor, ein auf Elektromagneten basierender Aktuator, können mit nur zwei Befehlen gesteuert werden: „Ein“ und „Aus“. In diesem Fall ist es zweckmäßig, dem "Ein"-Befehl eine logische "1" und dem "Aus"-Befehl eine logische "1" zuzuweisen. Zur Steuerung solcher Geräte werden Einheitscodes verwendet, bei denen jedes Bit fest einem bestimmten Gerät zugeordnet ist. Die Anzahl der gesteuerten Geräte kann mehrere Dutzend betragen, und der Decoder muss über eine entsprechende Anzahl von Ausgängen verfügen.

Auf Abb. 3.14 zeigt ein Steuerschema für acht Aktuatoren basierend auf einem Decoder. Die Schaltung enthält acht ähnliche Schaltungen, die den Aktuator aktivieren/deaktivieren. Der Zustand des ausführenden Geräts wird durch ein Speicherelement festgelegt, das am häufigsten als Auslöser verwendet wird (siehe Abschnitt 3.9). Der obere Eingang schaltet das Element ein und der untere schaltet es aus. Das Signal, das den Ein- oder Aus-Zustand bestimmt, wird den entsprechenden UND-Schaltungen (oben oder unten) aller Speicherelemente zugeführt, aber dieses Signal wird nur von dem Element wahrgenommen, das vom Decoder ausgewählt wird. Dazu wird der Steuerschaltung gleichzeitig mit den EIN/AUS-Signalen ein Code zugeführt, der in den Decoder eingeht und die Nummer des Aktors festlegt. Das Signal vom Ausgang des Speicherelements wird verstärkt und tritt in den Schaltkreis des Aktuators ein. Hier kann eine galvanische Optokoppler-Trennung (siehe Abschnitt 2.10), ein elektromagnetisches Relais, das eine hohe Schaltspannung liefert, z. B. = 220 V, ein elektromagnetischer Starter, der eine dreiphasige Spannung an den Elektromotor liefert, installiert werden.

Reis. 3.14.

Encoder

Encoder – Dies ist ein kombinatorisches Gerät, das die Funktionen invers zum Decoder ausführt. Beim Anlegen eines Signals an einen seiner Eingänge (Einheitscode) muss am Ausgang der entsprechende Binärcode gebildet werden.

Wenn die Anzahl der Eingänge zum Encoder 2n ist, dann muss die Anzahl der Ausgänge offensichtlich gleich sein P, diese. die Anzahl der binären Bits, die 2-Zoll-Situationen codieren können.

Lassen Sie uns die Synthese der Encoderschaltung veranschaulichen P = 3. Die Wahrheitstabelle hat die in Tabelle gezeigte Form. 3.6.

Tabelle 3.6

x				x
	j 3	j 2	j 1		j 3	j 2	j 1

Die Arbeitsweise des Encoders wird durch drei Funktionen beschrieben bei 3, j 2, ja 1, von denen jeder gleich einem von vier Sätzen ist (Satznummer entspricht der Eingabenummer). Die sovDNFs der Exit-Funktionen sind:

Drei Funktionen werden durch drei Disjunktoren realisiert (Abb. 3.15), an deren Ausgängen ein dreistelliger Binärcode gebildet wird.

Reis. 3.15.

Gleichzeitig das Argument x 0 ist in keiner der Logikfunktionen und dem Bus enthalten x 0 bleibt ungenutzt. Tatsächlich muss das Eingangssignal x0 dem Code "000" entsprechen, der immer noch am Ausgang des Codierers anliegt, wenn alle anderen Argumente Null sind.

Neben herkömmlichen Encodern gibt es auch Priorität Encoder. Solche Codierer führen eine komplexere Operation durch. Während des Betriebs von Computern und anderen Geräten wird häufig das Problem der Bestimmung eines vorrangigen Anwärters für den Dienst gelöst. Mehrere Wettbewerber stellen ihre Serviceanfragen, die nicht gleichzeitig erfüllt werden können. Sie müssen auswählen, wer den vorrangigen Service erhält. Die einfachste Version des Problems besteht darin, jeder Anforderungsquelle eine feste Priorität zuzuweisen. Beispielsweise eine Gruppe von acht Anforderungen R 7, ..., R 0 (R - aus dem Englischen. Anfrage – Anfrage) wird so gebildet, dass die Quelle Nummer sieben die höchste Priorität hat, und dann die Priorität von Nummer zu Nummer abnimmt. Die Aufzählungsquelle hat die niedrigste Priorität – sie wird nur bedient, wenn alle anderen Anfragen ausbleiben. Liegen mehrere Anfragen gleichzeitig vor, wird die Anfrage mit der höchsten Nummer bedient.

Der Prioritätscodierer gibt die Binärzahl der höchsten Anforderung aus. Mit nur einem erregten Eingang arbeitet der Prioritätscodierer genauso wie der binäre. Daher kann in der IC-Serie ein Binärcodierer als unabhängiges Element fehlen. Seine Funktionsweise ist ein Sonderfall des Prioritätsgebers.

Scrambler/Decoder

Encoder.

Ein Encoder (auch Encoder genannt) ist ein Gerät, das Dezimalzahlen in ein binäres Zahlensystem umwandelt. Angenommen, der Codierer hat m Eingänge, die fortlaufend mit Dezimalzahlen (0, 1, 2, 3, ..., m - 1) nummeriert sind, und n Ausgänge. Das Anlegen eines Signals an einen der Eingänge führt dazu, dass an den Ausgängen eine n-Bit-Binärzahl erscheint, die der Nummer des erregten Eingangs entspricht.

Abb. 5.17

Abb. 5.18

Es ist offensichtlich schwierig, Scrambler mit einer sehr großen Anzahl von Eingängen m zu bauen, daher werden sie verwendet, um relativ kleine Dezimalzahlen in Binärzahlen umzuwandeln. Die Umrechnung großer Dezimalzahlen erfolgt nach den im Nachschlagewerk "Zahlensysteme" angegebenen Methoden

Encoder werden weithin in einer Vielzahl von Eingabegeräten in digitalen Systemen verwendet. Solche Geräte können mit einem Tastenfeld versehen sein, von dem jede Taste einem bestimmten Codierereingang zugeordnet ist. Wenn die ausgewählte Taste gedrückt wird, wird ein Signal an einen bestimmten Eingang des Encoders gesendet, und an seinem Ausgang erscheint eine Binärzahl, die dem auf der Taste eingravierten Symbol entspricht.

Tabelle 5.5
Dezimal Anzahl	Binärcode 8421
	x 8	x4	x2	x 1

Tabelle 5.6
Zugangscode 8421				Anzahl Ausfahrt
x 8	x4	x2	x 1

Auf Abb. Abbildung 5.17 zeigt ein symbolisches Bild eines Encoders, der die Dezimalzahlen 0, 1, 2, ..., 9 in die binäre Darstellung im Code 8421 umwandelt. Das CD-Symbol wird aus den Buchstaben des englischen Wortes CODER gebildet. Auf der linken Seite werden 10 Eingänge angezeigt, die durch die Dezimalziffern 0, 1, ..., 9 angezeigt werden. Auf der rechten Seite werden die Ausgänge des Encoders angezeigt: Die Zahlen 1, 2, 4, 8 geben die Wichtungskoeffizienten von Binär an Ziffern, die einzelnen Ausgängen entsprechen.

Vom Tisch. Aus 5.5 der Entsprechung zwischen Dezimal- und Binärcode folgt, dass die Variable x 1 auf dem Ausgangsbus 1 einen Log-Pegel hat. 1, wenn eine der Eingangsvariablen y 1 , y 3 , y 5 , y 7 , y 9 diesen Pegel hat. Daher ist x 1 = y l / y 3 / y 5 / y 7 / y 9 .

Für andere Ausgänge x 2 = y 2 / y 3 / y 6 / y 7 ; x 4 \u003d y 4 / y 5 / y 6 / y 7; x 8 = y 8 / y 9 .

Dieses System logischer Ausdrücke entspricht dem Diagramm in Abb. 5.18, a. Auf Abb. 5.18b zeigt eine Encoderschaltung basierend auf ODER-NICHT-Gliedern.

Der Encoder ist gemäß den folgenden Ausdrücken aufgebaut:

In diesem Fall hat der Encoder inverse Ausgänge.

Bei der Ausführung eines Encoders auf AND-NOT-Elementen sollte das folgende System logischer Ausdrücke verwendet werden:

In diesem Fall ist die Versorgung der Eingänge mit inversen Werten vorgesehen, d. h. um am Ausgang eine binäre Darstellung einer bestimmten Dezimalziffer zu erhalten, muss ein Log auf den entsprechenden Eingang gelegt werden. 0, und der Rest der Eingänge - log.1. Die Encoderschaltung, die auf den Elementen von AND-NOT aufgebaut ist, ist in Abb. 1 dargestellt. 5.18, c.

Mit der obigen Methode können Encoder gebaut werden, die Dezimalzahlen mit einem beliebigen Binärcode in eine Binärdarstellung umwandeln.

Decoder.

Decoder (auch Decoder genannt) werden verwendet, um Binärzahlen wieder in kleine Dezimalzahlen umzuwandeln. Die Eingänge des Decoders sollen Binärzahlen liefern, die Ausgänge sind fortlaufend dezimal nummeriert. Wenn an die Eingänge eine Binärzahl angelegt wird, erscheint an einem bestimmten Ausgang ein Signal, dessen Nummer der Eingangsnummer entspricht.

Decoder haben ein breites Anwendungsspektrum. Insbesondere werden sie in Geräten verwendet, die Zahlen oder Textausgaben von einem digitalen Gerät auf Papier drucken. Bei solchen Geräten bewirkt eine Binärzahl, die in den Decodereingang eintritt, dass an einem bestimmten Ausgang ein Signal erscheint. Dieses Signal druckt das Zeichen, das der eingegebenen Binärzahl entspricht.

Auf Abb. 5.19,a zeigt ein symbolisches Bild des Decoders. Das DC-Symbol wird aus den Buchstaben des englischen Wortes DECODER gebildet. Links sind die Eingänge dargestellt, auf denen die Gewichte des Binärcodes markiert sind. Auf der rechten Seite befinden sich dezimal nummerierte Ausgänge, die einzelnen Kombinationen des eingegebenen Binärcodes entsprechen. An jedem Ausgang wird ein Log-Level generiert. 1 mit einer fest definierten Kombination des Eingabecodes.

Der Decoder kann zweiphasige Eingänge haben, um zusammen mit den Eingangsvariablen deren Inversionen zuzuführen, wie in Fig. 1 gezeigt. 5.19b.

Je nach Bauweise werden lineare und rechteckige Decoder unterschieden.

Linearer Decoder.

Betrachten Sie den Aufbau eines Decoders, der die in der Tabelle angegebene Transformation durchführt. 5.6.

(5.22)	(5.23)

Die Werte der Ausgangsvariablen werden durch die folgenden logischen Ausdrücke bestimmt:

Bei einem linearen Decoder werden die Ausgangsvariablen nach (5.22) oder (5.23) gebildet. Wenn der Decoder auf die AND-NOT-Elemente ausgeführt wird, wird (5.23) verwendet, um Inversionen der Ausgangsfunktionen zu erhalten. In diesem Fall entspricht jede Kombination des Eingabecodes der Protokollebene. 0 auf einen fest definierten Ausgang, der Pegel des Protokolls wird auf die verbleibenden Ausgänge gesetzt. 1. In Abb. 5.20 zeigt die Struktur des Decoders, aufgebaut auf den Elementen von AND-NOT, und sein Abbild in den Diagrammen. Der Aufbau weist für integrierte Decoder typische Merkmale auf:

um die Anzahl der Eingänge zu reduzieren, wird die Bildung von Inversionen von Eingangsvariablen im Decoder selbst durchgeführt;

Abb. 5.20

Abb. 5.21

zusätzliche, direkt an die Eingänge angeschlossene Inverter reduzieren die Belastung des Decoders auf seine Eingangskreise.

Aus den beiden betrachteten Decodern mit 10 Ausgängen kann ein Decoder mit 16 Ausgängen zum Decodieren aller möglichen Kombinationen des 4-Bit-Binärcodes 8421 gebaut werden. Auf Abb. 5.21 zeigt den Aufbau eines solchen Decoders. Jeder der Decoder verwendet 8 Ausgänge, die die erforderlichen 16 Ausgänge bilden (y 0 , y 1 , ..., y 15).

Abb. 5.22

Rechteckiger Decoder.

Betrachten Sie das Prinzip des Aufbaus eines rechteckigen Decoders am Beispiel eines Decoders mit 4 Eingängen und 16 Ausgängen.

Lassen Sie uns die Eingabevariablen x 8 , x 4 , x 2 , x 1 in zwei Gruppen von jeweils zwei Variablen aufteilen: x 8 , x 4 und x 2 , x 1 . Wir verwenden jedes Variablenpaar als Eingangsvariablen eines separaten linearen Decoders mit vier Ausgängen, wie in Abb. 5.22 ein. Die Ausgangsvariablen linearer Decoder werden durch folgende logische Ausdrücke definiert:

Diese Decoder führen die Funktionen der ersten Stufe des Decoders durch.

Die Ausgangsvariablen y 0 , y 1 , ..., y 15 eines Rechteckdecoders lassen sich durch logische Ausdrücke mit den Ausgangsvariablen y" 0 , ..., y" 3 und y"" 0 , ... darstellen, y"" 3 lineare Decoder:

Diese logischen Operationen werden in einem separaten Decoder der zweiten Stufe, Matrixdecoder genannt, durchgeführt, der aus zwei Eingangselementen besteht. Auf Abb. 5.22b zeigt ein bedingtes Bild eines Matrixdecoders, bei dem zwei Gruppen von mit Dezimalzahlen gekennzeichneten Eingängen verwendet werden, um mit den Ausgängen von zwei Vorstufen der Decodierung verbunden zu werden. Auf Abb. 5.22c zeigt den Aufbau eines Rechteckdecoders unter Verwendung der Symbole des Linear- und des Matrixdecoders.

Es können rechteckige Decoder mit mehr als zwei Stufen gebaut werden.

Die Verwendung eines rechteckigen Decoders kann vorteilhafter sein als die Verwendung eines linearen Decoders in Fällen, in denen die Anzahl von Eingängen groß ist und es unerwünscht ist, die Elemente zu verwenden, die zum Aufbau eines linearen Decoders mit einer großen Anzahl von Eingängen erforderlich sind. Der sequentielle Durchlauf von Signalen durch mehrere Stufen in einem Rechteckdecoder führt jedoch zu einer größeren Verzögerung der Signalausbreitung darin.

Tabelle 5.7
Kode 8421				Code 2421
x4	x 3	x2	x 1	ja 4	ja 3	y2	ja 1

Code-Konverter

In digitalen Geräten ist es oft notwendig, numerische Informationen von einem Binärsystem in ein anderes umzuwandeln (von einem Binärcode in einen anderen). Ein Beispiel einer solchen Umwandlung ist die Umwandlung von Zahlen vom Binärcode 8421, bei dem arithmetische Operationen durchgeführt werden, in den Binärcode 2 von 5 zur Übertragung über die Kommunikationsleitung. Diese Aufgabe wird von Geräten ausgeführt, die als Codekonverter bezeichnet werden. Es gibt zwei Methoden zum Konvertieren von Codes:

basierend auf dem Umwandeln des ursprünglichen Binärcodes in einen Dezimalcode und dem anschließenden Umwandeln der Dezimaldarstellung in den erforderlichen Binärcode;

basierend auf der Verwendung eines logischen Geräts eines kombinatorischen Typs, das diese Transformation direkt implementiert.

Die erste Methode wird baulich durch die Verbindung eines Decoders und eines Encoders realisiert und bietet sich an, wenn Standard-Decoder und -Encoder in integrierter Bauweise verwendet werden können.

Betrachten wir die zweite Methode genauer an konkreten Beispielen der Binärcodeumwandlung.

Transformation Code 8421 in Code 2421.

Lassen Sie uns die Variablen bezeichnen, die den einzelnen Ziffern des Codes 8421 entsprechen, x 4 , x 3 , x 2 , x 1 , das gleiche für den Code 2421 y 4 , y 3 , y 2 , y 1 . Im Tisch. 5.7 zeigt die Übereinstimmung von Kombinationen beider Codes.

Jede der Variablen y 4 , y 3 , y 2 , y 1 kann als Funktion der Argumente x 4 , x 3 , x 2 , x 1 betrachtet werden und kann daher durch diese Argumente durch den entsprechenden logischen Ausdruck dargestellt werden. Um die angegebenen logischen Ausdrücke zu erhalten, stellen wir die Variablen y 4 , y 3 , y 2 , y 1 mit Wahrheitstabellen in Form der Veitch-Tabelle dar (Abbildung 5.24.1).

Abb. 5.23	Abb. 5.24

Abb. 5.24.1

Lassen Sie uns die minimale Form von logischen Ausdrücken erhalten, die durch die Operationen UND, ODER, NICHT und durch die UND-NICHT-Operation dargestellt werden:

Auf Abb. 5.23 zeigt die logische Struktur des Codekonverters, aufgebaut auf den Elementen von AND-NOT unter Verwendung der erhaltenen logischen Ausdrücke.

Transformation Code 2421 in Code 8421.

Um diese Transformation (umgekehrt zu der oben diskutierten) zu implementieren, ist es erforderlich, logische Ausdrücke für die Variablen x 4 , x 3 , x 2 , x 1 unter Verwendung der Variablen y 4 , y 3 , y 2 , y 1 als Argumente zu erhalten .

Abb. 5.24.2

Die Tabellen von Veitch für die Variablen x 4 , x 3 , x 2 , x 1 sind in Abb. 1 dargestellt. 5.24.2. Boolesche Ausdrücke für Variablen x 4 , x 3 , x 2 , x 1:

Die logische Struktur des Konverters ist in Abb. 1 dargestellt. 5.24.

Konverter für digitale Anzeige.

Eine Art der digitalen Anzeige ist wie folgt.

Tabelle 5.10
Dezimal Anzahl	Binärcode 8421				Der Zustand der Elemente (z 1 , ..., z 7) und der Wert des Managens Signale (y 1 , ..., y 7)
	x4	x 3	x2	x 1	1	2	3	4	5	6	7
					ja 1	y2	ja 3	ja 4	ja 5	ja 6	ja 7

Es gibt sieben Elemente, die wie in Abb. 5.25 ein. Jedes Element kann leuchten oder nicht, abhängig vom Wert der entsprechenden booleschen Variablen, die sein Leuchten steuert. Indem man die Elemente in bestimmten Kombinationen zum Leuchten bringt, erhält man ein Bild der Dezimalziffern 0, 1, 9 (Abb. 5.25.b).

Die anzuzeigenden Dezimalstellen werden üblicherweise im Binärcode angegeben. Dies wirft das Problem auf, logische Variablen y 1 , y 2 , ..., y 7 zu erzeugen, um einzelne Elemente in der Anzeigevorrichtung zu steuern. Die Wahrheitstabelle für diese Variablen ist in Tabelle 5.10 dargestellt.

Abb. 5.25

Beim Aufbau der Tabelle wurden folgende Bedingungen akzeptiert: Wenn das Anzeigeelement leuchtet, befindet es sich im Log-Zustand. 1, wenn er gelöscht ist, befindet er sich im Log-Zustand. 0; Das Element wird so gesteuert, dass der hohe Pegel des Protokolls. 1 an einem Eingang des Indikators bewirkt, dass das entsprechende Element gelöscht wird (dh damit das i-te Element gelöscht wird und zi = 0 ist, muss ein Steuersignal yi = l an den 1. Eingang des gesendet werden Indikator). Somit ist y i = i . Um beispielsweise die Zahl 0 hervorzuheben, ist es notwendig, das 7. Element (z 7 = 0) zu löschen und die verbleibenden Elemente im Glühzustand zu belassen; daher müssen, während das Steuersignal y 7 = 1 ist, die verbleibenden Steuersignale y l , ..., y 6 einen Log-Pegel haben. 0.

Abb. 5.26

Die Bildung von Steuersignalen erfolgt durch eine Logikeinrichtung, zu deren Synthese in Abb. 5.26 werden für jede Variable y l , ..., y 7 getrennt Wahrheitstabellen in Form von Veitch-Tabellen konstruiert. Das synthetisierte Gerät ist ein Gerät mit mehreren Ausgängen, und um die minimale Schaltung zu erhalten, ist es notwendig, die minimale Anzahl von Bereichen in den Veitch-Tabellen zu konstruieren, die eine Abdeckung von Zellen bereitstellen, die 1 in allen sieben Tabellen enthalten. Der Aufbau dieser Bereiche weist die folgenden Merkmale auf. Verwenden Sie in den Tabellen der Variablen y 5 und y 6 die Bereiche 1 und V, die in Tabellen anderer Variablen verwendet werden. Wenn anstelle dieser Bereiche in den Tabellen der Variablen y 5 und y 6 Bereiche mit einer großen Abdeckung von Zellen aufgebaut werden, führt dies zu einer Erhöhung der Gesamtzahl der Bereiche und folglich der Anzahl der logischen Elemente, die zum Bilden der entsprechenden erforderlich sind logische Ausdrücke werden zunehmen. Die ausgewählten Bereiche entsprechen den folgenden logischen Ausdrücken:

Jetzt ist es einfach, logische Ausdrücke für die Ausgabewerte y l , ..., y 7 zu schreiben:

Die gemäß diesen Ausdrücken aufgebaute Wandlerschaltung ist in Fig. 2 gezeigt. 5,25 Zoll

Tabelle 5.12
Logikelementtyp	Anzahl der Elemente im Chipgehäuse	Anzahl der Elemente im Konverter	Anzahl der Chippakete
Wechselrichter
NAND-Elemente mit zwei Eingängen
NAND-Elemente mit drei Eingängen
NAND-Elemente mit vier Eingängen
Gesamtzahl der Chippakete			5 5 / 12

Lassen Sie uns die Anzahl der Chips bestimmen, die zum Bau des Konverters benötigt werden. In diesem Fall ist zu beachten, dass das von der Industrie hergestellte Paket von Mikroschaltungen mehrere logische Elemente enthalten kann. Im Tisch. 12 zeigt die Berechnung der Anzahl von Mikroschaltungspaketen.

Eines der sehr wichtigen Elemente der Digitaltechnik, insbesondere in Computern und Steuerungssystemen, sind Encoder und Decoder.

Wenn wir das Wort Encoder oder Decoder hören, kommen uns Sätze aus Spionagefilmen in den Sinn. So etwas wie: Entschlüsseln Sie den Versand und verschlüsseln Sie die Antwort.

Daran ist nichts auszusetzen, da Verschlüsselungsmaschinen unserer und ausländischer Wohnsitze Encoder und Decoder verwenden.

Encoder.

Ein Codierer (Encoder) ist also ein elektronisches Gerät, in diesem Fall eine Mikroschaltung, die den Code eines Zahlensystems in den Code eines anderen Systems umwandelt. Am weitesten verbreitet in der Elektronik sind Encoder, die einen Positionsdezimalcode in einen parallelen Binärcode umwandeln. So kann der Encoder auf dem Schaltplan dargestellt werden.

Stellen wir uns zum Beispiel vor, dass wir einen gewöhnlichen Taschenrechner in unseren Händen halten, der jetzt von jedem Schüler verwendet wird.

Da alle Aktionen im Taschenrechner mit Binärzahlen ausgeführt werden (erinnern Sie sich an die Grundlagen der Digitalelektronik), befindet sich nach der Tastatur ein Encoder, der die eingegebenen Zahlen in Binärform umwandelt.

Alle Tasten des Taschenrechners sind mit einem gemeinsamen Draht verbunden, und wenn wir beispielsweise Taste 5 am Eingang des Encoders drücken, erhalten wir sofort die binäre Form dieser Zahl an seinem Ausgang.

Natürlich hat der Encoder des Taschenrechners eine größere Anzahl von Eingängen, da neben Zahlen auch einige andere Symbole arithmetischer Operationen eingegeben werden müssen, daher werden nicht nur Zahlen in binärer Form, sondern auch Befehle von den Ausgängen entfernt des Encoders.

Wenn wir die interne Struktur des Encoders betrachten, ist es leicht sicherzustellen, dass er auf den einfachsten logischen Grundelementen aufgebaut ist.

In allen Steuergeräten, die mit binärer Logik arbeiten, aber zur Bequemlichkeit des Bedieners eine Dezimaltastatur haben, werden Encoder verwendet.

Decoder.

Decoder gehören zur selben Gruppe, nur funktionieren sie genau umgekehrt. Sie wandeln parallele Binärzahlen in positionelle Dezimalstellen um. Die bedingte grafische Bezeichnung im Diagramm kann wie folgt lauten.

Oder so.

Wenn wir ausführlicher über Decoder sprechen, ist es erwähnenswert, dass sie Binärcode in verschiedene Zahlensysteme (dezimal, hexadezimal usw.) konvertieren können. Es hängt alles vom spezifischen Zweck und Zweck der Mikroschaltung ab.

Das einfachste Beispiel. Sie haben mehr als einmal eine digitale Siebensegmentanzeige gesehen, zum Beispiel eine LED. Es zeigt Dezimalziffern und Zahlen an, an die wir seit unserer Kindheit gewöhnt sind (1, 2, 3, 4 ...). Aber wie Sie wissen, arbeitet digitale Elektronik mit Binärzahlen, die eine Kombination aus 0 und 1 sind. Was hat den Binärcode in Dezimalzahlen umgewandelt und das Ergebnis an eine digitale Sieben-Segment-Anzeige übermittelt? Sie haben wahrscheinlich schon erraten, dass der Decoder es getan hat.

Die Arbeit des Decoders kann live bewertet werden, wenn Sie eine einfache Schaltung zusammenbauen, die aus einem Decoder-Chip besteht K176ID2 und eine LED-Siebensegmentanzeige, die auch als "Acht" bezeichnet wird. Schauen Sie sich das Diagramm an, es ist einfacher zu verstehen, wie der Decoder funktioniert. Ein lötfreies Steckbrett kann verwendet werden, um die Schaltung schnell zusammenzubauen.

Als Referenz. Die Mikroschaltung K176ID2 wurde entwickelt, um eine 7-Segment-LED-Anzeige zu steuern. Dieser Chip ist in der Lage, binäre Codes umzuwandeln 0000 Vor 1001 , was den Dezimalziffern von 0 bis 9 (einer Dekade) entspricht. Die restlichen, älteren Kombinationen werden einfach nicht angezeigt. Schlussfolgerungen C, S, K sind Hilfssätze.

Der K176ID2-Chip hat vier Eingänge (1, 2, 4, 8). Sie werden manchmal auch genannt D0-D3. Diese Eingänge erhalten einen parallelen Binärcode (z. B. 0001). In diesem Fall hat der Binärcode 4 Bits. Die Mikroschaltung wandelt den Code so um, dass die Ausgänge ( ein-g) erscheinen Signale, die Dezimalziffern und Zahlen bilden, an die wir von der Siebensegmentanzeige gewöhnt sind. Da der Decoder K176ID2 in der Lage ist, Dezimalziffern im Bereich von 0 bis 9 anzuzeigen, sehen wir sie nur auf der Anzeige.

An den Eingängen des Decoders K176ID2 sind 4 Kippschalter (S1 - S4) angeschlossen, mit deren Hilfe ein paralleler Binärcode an den Decoder angelegt werden kann. Zum Beispiel beim Schließen des Kippschalters S1 eine logische Einheit wird an den 5. Ausgang der Mikroschaltung angelegt. Wenn Sie die Kontakte des Kippschalters öffnen S1- dies entspricht einer logischen Null. Mit Hilfe von Kippschaltern können wir an den Eingängen der Mikroschaltung manuell die logische 1 oder 0 einstellen.Ich denke, damit ist alles klar.

Das Diagramm zeigt, wie der Code 0101 an die Eingänge des Decoders DD1 angelegt wird. Auf der LED-Anzeige wird die Zahl 5 angezeigt. Wenn nur der Kippschalter S4 geschlossen ist, wird auf der Anzeige die Zahl 8 angezeigt. Um a zu schreiben Zahl von 0 bis 9 in einem Binärcode, vier Ziffern reichen aus: a 3 * 8 + a 2 * 4 + a 1 * 2 + a 0 * 1, wo eine 0 - eine 3, sind Zahlen aus dem Zahlensystem (0 oder 1).

Lassen Sie uns die Zahl 0101 in Dezimalform darstellen 0101 = 0*8 + 1*4 + 0*2 + 1*1 = 4 + 1 = 5 . Schauen wir uns nun das Diagramm an und sehen, dass das Gewicht der Ziffer der Zahl entspricht, mit der 0 oder 1 in der Formel multipliziert wird.

Ein auf TTL-Technik basierender Decoder K155ID1 diente einst zur Ansteuerung einer Gasentladungs-Digitalanzeige vom Typ IN8, IN12, die in den 70er Jahren sehr gefragt waren, da Niedervolt-LED-Blinker noch sehr selten waren.

Alles änderte sich in den 80er Jahren. Siebensegment-LED-Matrizen (Anzeigen) konnten frei erworben werden, und unter Funkamateuren kam es zu einem Boom bei der Montage elektronischer Uhren. Selbstgebaute elektronische Uhren werden nicht nur von Faulpelzen für zu Hause zusammengebaut.

Wir haben einen einstufigen Decoder (linear) betrachtet - er ist der schnellste, aber seine Implementierung mit einer erheblichen Eingangswortbreite ist schwierig, da er die Verwendung von Logikelementen mit einer großen Anzahl von Eingängen erfordert, was mit einer großen Last einhergeht an den Eingangssignalquellen. Typischerweise werden einstufige Decoder für eine kleine Anzahl von Eingängen ausgeführt, die durch die Fähigkeiten der Elemente der angewandten Reihe von Mikroschaltungen bestimmt werden. Daher reicht die Anzahl der Decoder-Pins oft nicht aus, um die erforderliche Anzahl von Geräten in Mikroprozessortechnik auszuwählen. Mit zwei Decodern mit einem Freigabeeingang E lässt sich ein Decoder mit der Anzahl Ausgänge N = 2 n+1 realisieren (Abb. 2.11.3).

Reis. 2.11.3. 3x8-Decoder basierend auf zwei 2x4-Decodern

Auf Abb. 2.11.3 zeigt ein Diagramm eines kombinierten 3x8-Decoders, der auf zwei vollständigen 2x4-Decodern implementiert ist. Somit ist es möglich aus 2 3x8 Decodern einen 4x16 Decoder zu erstellen usw. Der Freigabeeingang E wird als Adressbit verwendet. Bei E = 0 arbeitet der obere Decoder, bei E = 1 arbeitet der untere Decoder, während alle Ausgänge des oberen Decoders 0 sind.

Weit verbreitet ist auch die kaskadierte (pyramidale) Methode zum Aufbau von Decodern mit einer großen Anzahl von Ausgängen auf Decoder-Mikroschaltungen mit einer kleineren Anzahl von Ausgängen (Abb. 2.11.4).

Um den Betrieb eines der 3x8 Decoder (DC2, DC3, DC4, DC5) freizugeben, wird dem Eingang E jedes Decoders ein Aktivierungs- oder Deaktivierungssignal von dem Decoder DC1 (erste Stufe) zugeführt, der durch Adressbits A3 gesteuert wird , A4.

Reis. 2.11.4. Schema der kaskadierten (pyramidenförmigen) Einbeziehung von Decodern

Die Adressbits A0, A1, A2 werden den Decodern der 2. Stufe parallel zugeführt. Die Gesamtzahl der Adressbits hat sich um 2 Bits erhöht.

Encoder. Encoder sind Geräte, die entwickelt wurden, um einen einheitlichen Code in einen Binärcode umzuwandeln. Am Ausgang des Codierers erscheint ein Mehrbit-Binärcode, der der Dezimalzahl des Eingangs entspricht, an dem der aktive Logikpegel anliegt. Binäre Encoder führen die umgekehrte Operation von Decodern durch.

Der Codierer wird manchmal als "Codierer" (vom englischen Coder) bezeichnet und wird beispielsweise verwendet, um Dezimalzahlen, die auf der Tastatur eines Bedienfelds mit Drucktasten eingegeben werden, in Binärzahlen umzuwandeln. Wenn die Anzahl der Eingänge so groß ist, dass der Encoder alle möglichen Kombinationen von Ausgangssignalen verwendet, wird ein solcher Encoder als vollständig bezeichnet. Die Anzahl der Ein- und Ausgänge in einem vollständigen Codierer steht in Beziehung zu der Beziehung N = 2 n , wobei N die Anzahl der Eingänge und n die Anzahl der Ausgänge ist. Um den Tastaturcode in eine vierstellige Binärzahl umzuwandeln, reicht es also aus, nur 10 Eingänge zu verwenden, während die Gesamtzahl der möglichen Eingänge 16 (n = 2 4 = 16) beträgt, sodass der 10x4-Encoder unvollständig ist .

Betrachten Sie ein Beispiel für den Aufbau eines Codierers zum Umwandeln eines 10-Bit-Einheitscodes (Dezimalzahlen von 0 bis 9) in einen Binärcode. In diesem Fall wird angenommen, dass das einer logischen Einheit entsprechende Signal jeweils nur an einen Eingang angelegt wird.

Die Wahrheitstabelle für den Encoder ist in Tabelle 2.11.3 angegeben.

Anhand dieser Tabelle schreiben wir logische Ausdrücke für Ausgangsvariablen, wobei wir in die logische Summe diejenigen Eingangsvariablen einbeziehen, die der Einheit der entsprechenden Ausgangsvariablen entsprechen.

Wahrheitstabelle für den Decoder

Tabelle 2.11.3.

Eingänge

Ausgänge

№

X0

X1

X2

X3

X4

X5

X6

X7

X8

X9

A3

A2

A1

A0

Schreiben wir die logischen Gleichungen für die Ausgangsvariablen A0, A1, A2, A3:

A0 = X1 gegen X3 gegen X5 gegen X7 gegen X9

A1 = X2 gegen X3 gegen X6 gegen X7

A2 = X4 gegen X5 gegen X6 gegen X7

Für einen solchen Encoder ist es einfach, eine Schaltung auf logischen Elementen „ODER“ aufzubauen (Abb. 2.11.5).

Reis. 2.11.5. Schema eines unvollständigen Encoders 10x4

Methodische Anweisungen für die Durchführung der Arbeit:

Notieren Sie im Bericht wie üblich den Namen der Arbeit, den Zweck der Arbeit. Geben Sie die Definition eines Decoders an. Erstellen Sie eine Wahrheitstabelle für einen Decoder mit 3 Adresseingängen. Schreiben Sie die Gleichungen für jeden der 8 Decoderausgänge auf. Erstellen Sie ein Diagramm. Bauen Sie eine Schaltung auf, die die Funktionen des Decoders in Multisim implementiert. Entdecken Sie ihre Arbeit.

Erkunden Sie die Funktionsweise des 2x4-Decoder-Chips. Bauen Sie die in Abb. gezeigte Decoderschaltung zusammen. 2.11.4 mit nur 2x4 Decodern.
Holen Sie sich Zeitdiagramme des Schaltungsbetriebs. Um alle Ein- und Ausgangssignale des Decoders anzuzeigen, verwenden Sie 2 Analysatoren.

Zeichnen Sie ein Diagramm und erklären Sie im Bericht, wie es funktioniert. Bitte stellen Sie Zeitdiagramme zur Verfügung. Zeitdiagramme müssen auf einer Seite dargestellt werden, Zeitdiagramme können nicht auf einer anderen Seite fortgesetzt werden. Alle Verbindungen zwischen Signalen sollten klar sein.

Erstellen Sie eine Wahrheitstabelle für den vollständigen 8x3-Encoder. Schreiben Sie die logischen Funktionen der Ausgangsvariablen. Baue und erforsche die Scrambler-Schaltung. Geben Sie im Bericht eine Wahrheitstabelle, Gleichungen, ein Diagramm, das nach Gleichungen aufgebaut ist, Zeitdiagramme an.

Schreiben Sie die Schlussfolgerungen zu jedem Punkt der durchgeführten Arbeit auf.

Fragen zur Vorbereitung auf den Bericht:

1. Definieren Sie einen Decoder.

2. Definieren Sie einen Scrambler.

3. Was versteht man unter einem Einheitscode?

4. Was ist der Unterschied zwischen einem vollständigen Decoder und einem unvollständigen?

5. Was ist der Unterschied zwischen einem vollständigen Encoder und einem unvollständigen?

6. Was ist der Unterschied zwischen einem linearen und einem pyramidenförmigen Decoder?

7. Hat ein Linear-Decoder oder ein Pyramiden-Decoder mehr Geschwindigkeit?

8. Mehr Hardwarekosten sind erforderlich, um einen linearen oder pyramidenförmigen Decoder zu implementieren?

9. Warum werden Decoder und Encoder beim Rechnen verwendet?

12. Laborarbeit Nr. 12

Erforschung von Multiplexern und Demultiplexern

Zielsetzung: Untersuchung der Synthese- und Betriebsprinzipien von Multiplexern und Demultiplexern.

Die Aufgabe: Synthetisieren Sie die Multiplexer-Schaltung, untersuchen Sie die Funktionsweise der Schaltung. Erforsche den Multiplexer-Chip, baue und untersuche die Funktionsweise der Pyramidenschaltung. Synthetisieren Sie die Demultiplexerschaltung, untersuchen Sie die Funktionsweise der Schaltung. Erkunden Sie den gemeinsamen Betrieb von Multiplexer und Demultiplexer.

Theoretische Einführung

Multiplexer wird als kombinatorisches Logikgerät bezeichnet, das für die kontrollierte Übertragung von Daten aus mehreren Informationsquellen in einen Ausgangskanal ausgelegt ist. Multiplexereingänge werden in Informationen unterteilt D 0 , D 1 , ...... und Steuerung (Adresse) ABER 0 , ABER 1 , …, ABER n-1 .

Der an den Adresseingängen anliegende Code bestimmt, welcher der Informationseingänge gerade zum Ausgang der Schaltung übertragen wird. Soweit n-Bit-Binärcode 2 n Werte annehmen kann, wenn die Anzahl der Adresseingänge des Multiplexers dann ist n, muss die Anzahl seiner Informationseingänge gleich 2 n sein.

Lassen Sie uns eine Wahrheitstabelle erstellen, die den Betrieb des Multiplexers mit zwei Adresseingängen basierend auf der Definition anzeigt. Lassen Sie uns in der Tabelle A0 und A1 bezeichnen - Adresseingänge. D0, D1, D2, D3 - Eingänge von 4 Datenströmen, beim Einstellen der Adresse werden die entsprechenden Daten an den einzelnen Ausgang des Multiplexers Y übertragen (Tabelle 2.12.1).

Die Tabelle sieht so aus:

Tabelle 2.12. ein

Die Adresse	Daten	Ausgabe
A1	A0	D0	D1	D2	D3	Y
		D0	D1	D2	D3	D0
		D0	D1	D2	D3	D1
		D0	D1	D2	D3	D2
		D0	D1	D2	D3	D3

Schreiben wir die Gleichung für die Y-Funktion:

Y = A1*A0*D0 gegen A1*A0 D1 gegen A1 A0*D2 gegen A1 A0 D3.

Die Schaltung, die die Y-Funktion implementiert, kann auf 2 Invertern, 4 „UND“-Elementen mit drei Eingängen und einem „ODER“-Element mit vier Eingängen aufgebaut werden (Abb. 12.2.1).

Reis. 12.2.1. 4-1 Multiplexerschaltung

Es ist möglich, einen Decoder zusammenzubauen, um die gleiche Schaltung zu implementieren, und ihn zu verwenden, um Eingänge auf Ausgang Y zu schalten (Abb. 2.12.2).

Reis. 2.12.2. Multiplexer-Schaltung und ihr Symbol

In Fällen, in denen die Funktionalität von Multiplexer-ICs den Entwicklern in Bezug auf die Anzahl der Informationseingänge nicht genügt, greifen sie auf Kaskadierung zurück, um die Anzahl der Eingänge auf den erforderlichen Wert zu erhöhen. Die universellste Art, die Dimension eines Multiplexers zu vergrößern, ist der Aufbau einer Pyramidenstruktur, die aus mehreren Multiplexern besteht. In diesem Fall ist die erste Ebene der Schaltung eine Spalte, die so viele Multiplexer wie nötig enthält, um die erforderliche Anzahl von Informationseingängen zu erhalten. Alle Multiplexer in dieser Spalte werden durch denselben Adreßcode geschaltet, der sich aus der entsprechenden Anzahl niedrigstwertiger Stellen des gemeinsamen Adreßcodes zusammensetzt. Die oberen Ziffern des Adresscodes werden in der zweiten Ebene verwendet, deren Multiplexer den abwechselnden Betrieb der Multiplexer der ersten Ebene zu einem gemeinsamen Ausgang sicherstellt. Die Kaskadenschaltung des "16-1"-Multiplexers, die auf den "4-1"-Multiplexern aufgebaut ist, ist in Abb. 1 dargestellt. 2.12.3.

Reis. 2.12.3. Kaskaden-Multiplexer 16-1

Eine typische Anwendung eines Multiplexers ist die Übertragung von Informationen mehrerer räumlich getrennter Informationsquellen (Sensoren) zum Eingang eines Empfängers.

Angenommen, die Umgebungstemperatur wird in mehreren Räumen gemessen und die Ergebnisse dieser Messungen müssen in ein Aufzeichnungsgerät, beispielsweise einen Computer, eingegeben werden. Da sich die Temperatur gleichzeitig langsam ändert, ist es nicht notwendig, sie ständig zu messen, um eine ausreichende Genauigkeit zu erhalten. Es reicht aus, Informationen in bestimmten festen Abständen zu haben.

Der Multiplexer führt die Funktion aus, bei einem gegebenen Befehl verschiedene Informationsquellen mit einem Empfänger zu verbinden.

Der Multiplexer kann als universelles Logikelement verwendet werden, um beliebige Logikfunktionen aus der Anzahl der Argumente gleich der Anzahl der Adresseingänge des Multiplexers zu implementieren. Zeigen wir dies am Beispiel einer logischen Funktion, die durch eine Wahrheitstabelle gegeben ist (Tabelle 2.12.2).

Tabelle2.12.2

№	A2	A1	A0	Y	№	A2	A1	A0	Y

Die Schaltung, die diese Funktion implementiert, ist in Abb. 1 dargestellt. 2.12.4.

Reis. 2.12.4. Implementierung einer kombinatorischen Schaltung unter Verwendung eines Multiplexers

Demultiplexer- dies ist eine kombinatorische Schaltung mit einem Informationseingang (D), n Steuer-(Adress-)Eingängen (A0, A1, ..., An-1) und N = 2 n Ausgängen (Y0, Y1, ..., YN- 1). Der an den Adresseingängen ankommende Binärcode bestimmt einen der N Ausgänge, an den der Wert der Variablen vom Informationseingang D übertragen wird Der Demultiplexer realisiert eine zur Multiplexerfunktion inverse Funktion. Es dient dazu, den Datenstrom einer Informationsquelle auf mehrere Ausgabekanäle aufzuteilen.

Die Betriebstabelle des Demultiplexers (Tabelle 2.12.2), der 4 Informationsausgänge (Y0, Y1, Y2, Y3) und n = 2 Adresseingänge (A0, A1) hat, ist unten dargestellt.

Tabelle 2.12.2

Informationseintrag	Die Adresse	Informationsstellen
D	A1	A0	Y0	Y1	Y2	Y3
D			D
D				D
D					D
D						D

Gleichungen, die den Betrieb des Demultiplexers beschreiben:

Y0 = D A1* A0*; Y1 = D A1 * A0; Y2 = A1 A0*; Y3 = A1 A0.

Das Schema des gemäß diesen Gleichungen aufgebauten Demultiplexers und seine graphische Darstellung sind in Abb. 1 gezeigt. 2.12.5.

Reis. 2.12.5. Schema des Demultiplexers "1-4" und seines bedingten Bildes

Die Demultiplexerfunktion lässt sich einfach mit einem Decoder realisieren, wenn dessen „Enable“-Eingang - E als Informationseingang des Demultiplexers und die Eingänge 1, 2, 4 ... - als Adresseingänge des Demultiplexers A0, A1, A2 verwendet werden , ... In der Tat wird mit dem aktiven Wert des Signals am Eingang E der Ausgang ausgewählt, der dem an die Adresseingänge angelegten Code entspricht. Daher werden integrierte Schaltungen von Decodern mit einem Freigabeeingang manchmal nicht nur Decoder, sondern Decoder-Demultiplexer genannt.

Der Begriff „Multiplexing“ bezieht sich auf den Prozess der Übertragung von Daten von mehreren Quellen über einen gemeinsamen Kanal. Ein Multiplexer wird als Gerät verwendet, das die Operation des Reduzierens von Daten auf einen Kanal auf der Sendeseite durchführt. Ein solches Gerät ist in der Lage, von mehreren Quellen kommende Signale zeitlich zu trennen und entsprechend der Codeänderung an seinen Adresseingängen nacheinander auf den Kommunikationskanal (Leitung) zu übertragen.

Auf der Empfangsseite ist es normalerweise erforderlich, die umgekehrte Operation durchzuführen - Demultiplexen, d.h. Verteilung von Datenteilen, die zu aufeinanderfolgenden Zeitpunkten über den Kommunikationskanal empfangen werden, entsprechend ihren Empfängern. Diese Operation wird durch den Demultiplexer durchgeführt. Multiplexer und Demultiplexer teilen, um Daten von 4 Quellen zu übertragen

4 Empfänger auf einer gemeinsamen Leitung ist in Abb. 1 dargestellt. 2.12.6.

Reis. 2.12.6. Gemeinsame Nutzung von Multiplexer und Demultiplexer für die Datenübertragung

Ähnliche Informationen.